JPH0424933A - シングルポイントｔａｂ方法 - Google Patents
シングルポイントｔａｂ方法Info
- Publication number
- JPH0424933A JPH0424933A JP12639790A JP12639790A JPH0424933A JP H0424933 A JPH0424933 A JP H0424933A JP 12639790 A JP12639790 A JP 12639790A JP 12639790 A JP12639790 A JP 12639790A JP H0424933 A JPH0424933 A JP H0424933A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- group
- bonded
- chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明はシングルポイントＴＡＢ方法の改良に関する。
（従来の技術）
周知のようにＩＣチップは、各種の電子回路要素として
広く実用に供されている。たとえば、ＩＣチップないし
パッケージ化したＩＣチップを他の電子部品とともに、
回路基板に搭載・実装し、混成機能回路を構成して回路
機構をコンパクト化することが知られている。
広く実用に供されている。たとえば、ＩＣチップないし
パッケージ化したＩＣチップを他の電子部品とともに、
回路基板に搭載・実装し、混成機能回路を構成して回路
機構をコンパクト化することが知られている。
ところで、前記ＩＣチップを混成機能回路なとの構成に
用いるに当り、ＩＣチップに所要のインナーリードを接
続する一手段として、ＴＡＢ（Ｔａｐｅ ＡｕｒｔｏＩ
ｌｌａｔｅｄ Ｂｏｎｄｉｎｇ）方法か知られている。
用いるに当り、ＩＣチップに所要のインナーリードを接
続する一手段として、ＴＡＢ（Ｔａｐｅ ＡｕｒｔｏＩ
ｌｌａｔｅｄ Ｂｏｎｄｉｎｇ）方法か知られている。
すなわち、ギイアと歯合して所定方向に搬送可能なスプ
ロケットホールを画側に形設したテープ本体、このテー
プ本体に間欠的に繰抜き形設したＩＣチップ配設領域お
よび前記繰抜き形設したＩＣチップ配設領域に先端側が
延出して形設されたインナーリード群から成るフィルム
キャリアを用いる方式である。換言すると、所要のＩＣ
チップを配設しリード付けする構成単位か連続的に設け
られたフィルムキャリアを間欠的に搬送ないし移動させ
て、順次所要のＩＣチップを位置決め配設し、ＩＣチッ
プ面に形設された電極パッド群に、前記λ応するインナ
ーリード群をボンディングした後、インナーリード群を
所要の位置で切断・成形するとともに、前記フィルムキ
ャリアから切り離してインナーリード群を備えたＩＣチ
ップを得ているしかして、前記ＩＣチップ面の電極パッ
ド群に対するフィルムキャリア側のインナーリード群の
ボンディングは、次のように行われている。すなわち、
第２図にその実施態様を模式的に示すごとく、前記フィ
ルムキャリア１の所定領域に、ＩＣチップ２をピックア
ップ（図示せず）にて保持し移送して配設・位置合せし
た状態、つまりＩＣチップ２面の電極パッド（Ａｕバン
プ） ２ａ群と対応するインナ−リード１ａ群とを重ね
合せ（対接させ）た形とした後、図示されていない超音
波発振器に接続されたトランジュウーサ３を駆動してボ
ンディングツール４によって、反時計廻り（矢印）方向
に順次ボンディング（シングルポイントボンディング）
している。
ロケットホールを画側に形設したテープ本体、このテー
プ本体に間欠的に繰抜き形設したＩＣチップ配設領域お
よび前記繰抜き形設したＩＣチップ配設領域に先端側が
延出して形設されたインナーリード群から成るフィルム
キャリアを用いる方式である。換言すると、所要のＩＣ
チップを配設しリード付けする構成単位か連続的に設け
られたフィルムキャリアを間欠的に搬送ないし移動させ
て、順次所要のＩＣチップを位置決め配設し、ＩＣチッ
プ面に形設された電極パッド群に、前記λ応するインナ
ーリード群をボンディングした後、インナーリード群を
所要の位置で切断・成形するとともに、前記フィルムキ
ャリアから切り離してインナーリード群を備えたＩＣチ
ップを得ているしかして、前記ＩＣチップ面の電極パッ
ド群に対するフィルムキャリア側のインナーリード群の
ボンディングは、次のように行われている。すなわち、
第２図にその実施態様を模式的に示すごとく、前記フィ
ルムキャリア１の所定領域に、ＩＣチップ２をピックア
ップ（図示せず）にて保持し移送して配設・位置合せし
た状態、つまりＩＣチップ２面の電極パッド（Ａｕバン
プ） ２ａ群と対応するインナ−リード１ａ群とを重ね
合せ（対接させ）た形とした後、図示されていない超音
波発振器に接続されたトランジュウーサ３を駆動してボ
ンディングツール４によって、反時計廻り（矢印）方向
に順次ボンディング（シングルポイントボンディング）
している。
（発明か解決しようとする課題）
上記ＴＡＢ方法は、ＩＣチップのインナーリード付けを
簡便にまた連続的に行い得るなどの利点がある反面次の
ような不都合か認められる。すなわち、所定領域に配設
したＩＣチップ２の電極パッド２ａ群に対するインナ−
リード１ａ群のボンディングか、ＩＣチップ２の周辺に
沿って所定方向に順次ボンディングされる。
簡便にまた連続的に行い得るなどの利点がある反面次の
ような不都合か認められる。すなわち、所定領域に配設
したＩＣチップ２の電極パッド２ａ群に対するインナ−
リード１ａ群のボンディングか、ＩＣチップ２の周辺に
沿って所定方向に順次ボンディングされる。
このため、前記ボンディング領域において応力のバラン
スを均等に保ち難いという問題がある。
スを均等に保ち難いという問題がある。
つまり、ボンディングを終了したインナーリード１ａか
ボンディング前のインナーリード１ａに影響を与え、予
め位置合せしておいたＩＣチップ面の電極パッド２ａと
インナーリード１ａとの位置ずれを生じる場合かしばし
ば起る。
ボンディング前のインナーリード１ａに影響を与え、予
め位置合せしておいたＩＣチップ面の電極パッド２ａと
インナーリード１ａとの位置ずれを生じる場合かしばし
ば起る。
上記ボンディングの位置ずれの問題は、製品の歩留りや
信頼性の上で由々しいことといえる。特に、ＩＣチップ
の大容量化などに伴う電極パッド２ａ数の増加ないし微
小ピッチ化、さらにインナーリード１ａの微細化や微小
ピッチ化などが望まれっつある現状下では、重要な課題
の提供といえる。
信頼性の上で由々しいことといえる。特に、ＩＣチップ
の大容量化などに伴う電極パッド２ａ数の増加ないし微
小ピッチ化、さらにインナーリード１ａの微細化や微小
ピッチ化などが望まれっつある現状下では、重要な課題
の提供といえる。
本発明は上記事情に対処してなされたもので、ボンディ
ング位置ずれなど起すことなく、常に信頼性の高いボン
ディングを容易に達成し得るシングルポイントＴＡＢ方
法の提供を目的とする。
ング位置ずれなど起すことなく、常に信頼性の高いボン
ディングを容易に達成し得るシングルポイントＴＡＢ方
法の提供を目的とする。
［発明の構成コ
（課題を解決するための手段）
本発明は、ＴＡＢテープの所定領域にＩＣチップを配設
し、このＩＣチップ面に形設された電極パッド群に前記
ＴＡＢテープに形設具備されたインナーリード群をそれ
ぞれボンディングするシングルポイントＴＡＢ方法にお
いて、 前記電極パッド群およびインナーリード群の中、互いに
対向する辺ないし角を結ぶ線上に位置する電極パッドと
インナーリードとを先ずボンディングして固定した後、
残余の電極パッドとインナーリードとを順次ボンディン
グすることを特徴とする。
し、このＩＣチップ面に形設された電極パッド群に前記
ＴＡＢテープに形設具備されたインナーリード群をそれ
ぞれボンディングするシングルポイントＴＡＢ方法にお
いて、 前記電極パッド群およびインナーリード群の中、互いに
対向する辺ないし角を結ぶ線上に位置する電極パッドと
インナーリードとを先ずボンディングして固定した後、
残余の電極パッドとインナーリードとを順次ボンディン
グすることを特徴とする。
（作 用）
上記のように本発明によれば、互いに対向する辺ないし
角を結ぶ線上に位置する電極パッドとインナーリードと
を先ずボンディングして固定する。つまり、比較的離隔
した位置で互いにボンディングの影響を受は難い箇所を
一次的に固定し、位置ずれを抑制ないし防止する。した
がって、以後残余の電極パッドとインナーリードとを順
次ボンディングする場合にも、比較的容易に応力のバラ
ンスが保たれ、精度よく位置合せされた状態で所要のボ
ンディングが達成されるに至る。
角を結ぶ線上に位置する電極パッドとインナーリードと
を先ずボンディングして固定する。つまり、比較的離隔
した位置で互いにボンディングの影響を受は難い箇所を
一次的に固定し、位置ずれを抑制ないし防止する。した
がって、以後残余の電極パッドとインナーリードとを順
次ボンディングする場合にも、比較的容易に応力のバラ
ンスが保たれ、精度よく位置合せされた状態で所要のボ
ンディングが達成されるに至る。
（実施例）
以下本発明の詳細な説明する。
先ず、所要のＩＣチップを配設しリード付けする構成単
位か連続的に設けられたフィルムキャリアを用意し、こ
のフィルムキャリアを間欠的に搬送ないし移動させて、
順次所要のＩＣチップを位置決め配設し、ＩＣチップ面
に形設された電極パッド群に、フィルムキャリア面に予
め形設しである対応するインナーリード群をそれぞれ対
接させる。ここまでの操作は従来のシングルポイントＴ
ＡＢ方法の場合と同様であり、本発明は次工程のシング
ルポイントボンディング操作に特徴かある。
位か連続的に設けられたフィルムキャリアを用意し、こ
のフィルムキャリアを間欠的に搬送ないし移動させて、
順次所要のＩＣチップを位置決め配設し、ＩＣチップ面
に形設された電極パッド群に、フィルムキャリア面に予
め形設しである対応するインナーリード群をそれぞれ対
接させる。ここまでの操作は従来のシングルポイントＴ
ＡＢ方法の場合と同様であり、本発明は次工程のシング
ルポイントボンディング操作に特徴かある。
つまり、本発明においては、前記ＩＣチップ面の電極パ
ッド群に対するフィルムキャリア側のインナーリード群
のボンディングを次のような順序ない１２段階的に行う
。
ッド群に対するフィルムキャリア側のインナーリード群
のボンディングを次のような順序ない１２段階的に行う
。
すなわち、第１図にその実施態様を模式的に示すごとく
、前記フィルムキャリア１の所定領域に、ＩＣチップ２
をピックアップ（図示せず）にて保持し、移送して配設
・位置合せした状態、つまりＩＣチップ２面の電極パッ
ド（Ａｕバンプ） ２ａ群と対応するインナ−リード１
ａ群とを重ね合せ（対接させ）だ形とした後、トランジ
ュ−サ３を駆動してボンディングツール４によって、先
ず対向する辺もしくは角を結びかつ、ボンディングする
領域をほぼ二分する線上近傍の２点、たとえば対角線上
の２隅近傍に位置する対接された電極パッド（Ａｕバン
プ） ２ａとインナーリード１ａとについて、図示され
ていない超音波発振器に接続されたトランジューサ を
駆動し、トランジューサ３の先端に取着されたボンディ
ングツール４によって、所要のボンディングを行う。
、前記フィルムキャリア１の所定領域に、ＩＣチップ２
をピックアップ（図示せず）にて保持し、移送して配設
・位置合せした状態、つまりＩＣチップ２面の電極パッ
ド（Ａｕバンプ） ２ａ群と対応するインナ−リード１
ａ群とを重ね合せ（対接させ）だ形とした後、トランジ
ュ−サ３を駆動してボンディングツール４によって、先
ず対向する辺もしくは角を結びかつ、ボンディングする
領域をほぼ二分する線上近傍の２点、たとえば対角線上
の２隅近傍に位置する対接された電極パッド（Ａｕバン
プ） ２ａとインナーリード１ａとについて、図示され
ていない超音波発振器に接続されたトランジューサ を
駆動し、トランジューサ３の先端に取着されたボンディ
ングツール４によって、所要のボンディングを行う。
しかる後、前記第一次のシングルポイントボンディング
操作てボンディングされなかった残余のボンディング領
域、すなわち前記線上に位置して対接し、ボンディング
された電極パッド（Ａｕバンプ） ２ａとインナ−リー
ド１ａ以外の、他の末ボンディング（対接されたまま）
の電極パッド（Ａｕバンプ） ２ａ群とインナ−リード
１ａ群とについて、反時計廻り方向に第二次のシングル
ポイントボンディング操作として、順次ボンディングす
る。
操作てボンディングされなかった残余のボンディング領
域、すなわち前記線上に位置して対接し、ボンディング
された電極パッド（Ａｕバンプ） ２ａとインナ−リー
ド１ａ以外の、他の末ボンディング（対接されたまま）
の電極パッド（Ａｕバンプ） ２ａ群とインナ−リード
１ａ群とについて、反時計廻り方向に第二次のシングル
ポイントボンディング操作として、順次ボンディングす
る。
上記によって、ＩＣチップ面に形設された電極パッド２
ａ群に、前記対応するインナ−リード１ａ群をそれぞれ
ボンディングした後、インナ−リード１ａ群を所要の位
置で切断・成形するとともに、前記フィルムキャリア１
から切り離して、所要のインナーリード群を備えたＩＣ
チップを得る。
ａ群に、前記対応するインナ−リード１ａ群をそれぞれ
ボンディングした後、インナ−リード１ａ群を所要の位
置で切断・成形するとともに、前記フィルムキャリア１
から切り離して、所要のインナーリード群を備えたＩＣ
チップを得る。
なお、上記では第一次のシングルポイントボンディング
として、対角線上の２隅近傍の２点を選択したが、この
第一次のシングルポイントボンディングは、互いに対向
する２辺から選択設定してもよいし、たとえば各対角線
上の４隅近傍を選択設定するなど、３点以上に設定して
も勿論よい。
として、対角線上の２隅近傍の２点を選択したが、この
第一次のシングルポイントボンディングは、互いに対向
する２辺から選択設定してもよいし、たとえば各対角線
上の４隅近傍を選択設定するなど、３点以上に設定して
も勿論よい。
また、上記シングルポイントボンディング方法は、たと
えばモールドなどによってパッケージ化したＩＣチップ
を、回路基板面などに搭載・実装するとき、そのアウト
リード群を回路基板面のパッド群にそれぞれボンディン
グする場合にも適用し得る。
えばモールドなどによってパッケージ化したＩＣチップ
を、回路基板面などに搭載・実装するとき、そのアウト
リード群を回路基板面のパッド群にそれぞれボンディン
グする場合にも適用し得る。
［発明の効果］
上記で説明したように、本発明に係るシングルポイント
ＴＡＢ方法によれば、位置決め配設されたＩＣチップ面
の電極パッド群とフィルムキャリア面のインナーリード
群とのボンディングにおいて、全体的に応力のバランス
を容易に保ち得る。
ＴＡＢ方法によれば、位置決め配設されたＩＣチップ面
の電極パッド群とフィルムキャリア面のインナーリード
群とのボンディングにおいて、全体的に応力のバランス
を容易に保ち得る。
したかって、ボンディングされる各電極パッドと対応す
るインナーリードとの位置ずれも全面的になくなり、被
ボンデイング部が微小ピッチなどの場合でも、確実な電
気的な接続を行い得る。かくして、本発明に係るボンデ
ィング方法は、歩留りや信頼性の上でも実用上多くの利
点をもたらすものといえる。
るインナーリードとの位置ずれも全面的になくなり、被
ボンデイング部が微小ピッチなどの場合でも、確実な電
気的な接続を行い得る。かくして、本発明に係るボンデ
ィング方法は、歩留りや信頼性の上でも実用上多くの利
点をもたらすものといえる。
第１図は本発明に係るシングルポイントＴＡＢ方法の実
施態様例を模式的に示す斜視図、第２図は従来のシング
ルポイントＴＡＢ方法の実施態様を模式的に示す斜視図
である。 １・・・・・フィルムキャリア Ｉａ・・・・・インナーリード ２・・・・ＩＣチップ ２ａ・・・・・電極パッド ３・・・・・トランスジューサ ４・・・・・ボンディングツール 出願人 株式会社 東芝
施態様例を模式的に示す斜視図、第２図は従来のシング
ルポイントＴＡＢ方法の実施態様を模式的に示す斜視図
である。 １・・・・・フィルムキャリア Ｉａ・・・・・インナーリード ２・・・・ＩＣチップ ２ａ・・・・・電極パッド ３・・・・・トランスジューサ ４・・・・・ボンディングツール 出願人 株式会社 東芝
Claims (1)
- 【特許請求の範囲】 ＴＡＢテープの所定領域にＩＣチップを配設し、この
ＩＣチップ面に形設された電極パッド群に前記ＴＡＢテ
ープに形設具備されたインナーリード群をそれぞれ順次
ボンディングするシングルポイントＴＡＢ方法において
、 前記電極パッド群およびインナーリード群の中、互いに
対向する辺ないし角を結ぶ線上に位置する電極パッドと
インナーリードとを先ずボンディングして固定した後、
残余の電極パッドとインナーリードとを順次ボンディン
グすることを特徴とするシングル、ポイントＴＡＢ方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12639790A JPH0424933A (ja) | 1990-05-15 | 1990-05-15 | シングルポイントｔａｂ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12639790A JPH0424933A (ja) | 1990-05-15 | 1990-05-15 | シングルポイントｔａｂ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424933A true JPH0424933A (ja) | 1992-01-28 |
Family
ID=14934139
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12639790A Pending JPH0424933A (ja) | 1990-05-15 | 1990-05-15 | シングルポイントｔａｂ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424933A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675533A1 (en) * | 1994-03-30 | 1995-10-04 | Nec Corporation | Single point bonding method |
| KR20020069884A (ko) * | 2001-02-28 | 2002-09-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩 방법 |
| US6527027B2 (en) | 2000-07-27 | 2003-03-04 | Kabushiki Kaisha Shinkawa | Single-point bonding apparatus |
-
1990
- 1990-05-15 JP JP12639790A patent/JPH0424933A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0675533A1 (en) * | 1994-03-30 | 1995-10-04 | Nec Corporation | Single point bonding method |
| US5662263A (en) * | 1994-03-30 | 1997-09-02 | Nec Corporation | Single point bonding method |
| US6527027B2 (en) | 2000-07-27 | 2003-03-04 | Kabushiki Kaisha Shinkawa | Single-point bonding apparatus |
| KR20020069884A (ko) * | 2001-02-28 | 2002-09-05 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지의 와이어 본딩 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563020B2 (ja) | ||
| JPH0329304B2 (ja) | ||
| JP2500785B2 (ja) | 半導体パッケ―ジ用フィルムキャリアテ−プ及びこれを用いた半導体装置 | |
| US7385298B2 (en) | Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same | |
| JP3184014B2 (ja) | 半導体装置 | |
| JPH0424933A (ja) | シングルポイントｔａｂ方法 | |
| JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
| JP3301985B2 (ja) | 半導体装置の製造方法 | |
| JPS62232948A (ja) | リ−ドフレ−ム | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JP2000150560A (ja) | バンプ形成方法及びバンプ形成用ボンディングツール、半導体ウエーハ、半導体チップ及び半導体装置並びにこれらの製造方法、回路基板並びに電子機器 | |
| US5728247A (en) | Method for mounting a circuit | |
| US20030122248A1 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
| JP2949969B2 (ja) | フィルムキャリア半導体装置 | |
| US20060278962A1 (en) | Microelectronic loop packages | |
| JPH05326622A (ja) | 液晶表示駆動用集積回路装置 | |
| JPH04370957A (ja) | マルチチップパッケージ | |
| JP3670371B2 (ja) | 半導体装置およびその製造方法 | |
| JPH01128532A (ja) | 半導体装置の製造方法 | |
| JP2715810B2 (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JP3215244B2 (ja) | 素子パッケージおよびその製造方法 | |
| JPS61225827A (ja) | 半導体素子の実装構造 | |
| JP3263256B2 (ja) | 半導体装置並びに半導体装置の絶縁フィルム並びに半導体装置の実装方法 | |
| JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
| JPH0424932A (ja) | シングルポイントｔａｂ方法 |