JPH042494Y2 - - Google Patents

Info

Publication number
JPH042494Y2
JPH042494Y2 JP9677585U JP9677585U JPH042494Y2 JP H042494 Y2 JPH042494 Y2 JP H042494Y2 JP 9677585 U JP9677585 U JP 9677585U JP 9677585 U JP9677585 U JP 9677585U JP H042494 Y2 JPH042494 Y2 JP H042494Y2
Authority
JP
Japan
Prior art keywords
circuit
resistor
stage
gain
variable resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9677585U
Other languages
English (en)
Other versions
JPS625713U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9677585U priority Critical patent/JPH042494Y2/ja
Publication of JPS625713U publication Critical patent/JPS625713U/ja
Application granted granted Critical
Publication of JPH042494Y2 publication Critical patent/JPH042494Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、RF段の利得を容易に微調整できる
ようにするとともに、この微調整によりRF段の
利得のLO/DX比が変更されないようにしたRF段
の利得調整回路に関するものである。
(従来の技術) 従来のRF段の利得調整回路を第2図に示す。
第2図において、RFトランス1次側コイルと可
変容量ダイオードで構成されたRF同調回路1の
出力が、RFトランス2次側コイル2の出力端か
ら取り出され、混合回路結合容量3を介して後段
の混合回路(図示せず)に与えられる。さらに、
RFトランス2次側トランス2コイル2の出力端
は、抵抗4と容量5およびスイツチング素子とし
て作用するトランジスタ6を直列に介して接地さ
れる。このトランジスタ6のベースにLO/DX
換信号が与えられる。そして、LO/DX切換信号
によりトランジスタ6が導通または非導通状態に
制御されて、RF段の利得が切り換えられる。
ところで、上記の第2図に示す従来回路は、
RF段の利得を微調整するには、RFトランス2次
側コイル2の巻数または混合回路結合容量3の容
量値を変更するなどしなければならず、簡単に利
得を微調整することができない。
そこで、第2図の従来回路を改善すべく、第3
図に示すRF段の利得調整回路が提案されている。
第3図において、第2図と同一または均等な回路
素子に同一符号を付して重複する説明を省略す
る。第3図において、RFトランス2次側コイル
2の出力端が増幅回路7の入力端に接続され、こ
の増幅回路7の出力端が可変抵抗8と固定抵抗で
ある第1の抵抗9を直列に介して電源+Bに接続
される。そして、可変抵抗8の中点が混合回路結
合容量3を介して混合回路(図示せず)に接続さ
れるとともに、固定抵抗である第2の抵抗4と容
量5およちスイツチング素子として作用するトラ
ンジスタ6を直列に介して接地される。増幅回路
7は、入力端が結合容量10を介して増幅素子と
して作用するトランジスタ11のベースに接続さ
れ、このベースとコネクタ間に抵抗12が介装さ
れる。さらに、トランジスタ11のコレクタは増
幅回路7の出力端に接続され、エミツタはサーミ
スタ13と抵抗14を並列に介して接地される。
かかる構成において、RFトランス2次側コイル
2の出力端から取り出された信号が増幅回路7で
適宜な利得で増幅調整され、また、可変抵抗8の
中点の位置をズラしてRF段の利得の微調整がな
される。
(考案が解決しようとする問題点) ところで、第3図に示したRF段の利得調整回
路では、トランジスタ6が導通または非導通状態
に切り換えられたときのRF段の利得のLO/DX
は、可変抵抗8の中点から第1の抵抗9に接続さ
れる一端までの抵抗値をRv、第一の抵抗9の抵
抗値をRb、第2の抵抗4の抵抗値をRaとすれ
ば、 LO/DX比≒Rb+Rv+Ra/Ra で表わされる。
ここで、可変抵抗8の中点を移動させて、RF
段の利得を微調整すると、可変抵抗8の中点から
第1の抵抗9に接続される一端までの抵抗値Rv
が変化し、RF段の利得のLO/DX比が変化すると
いう問題点があつた。
本考案の目的は、第3図に示したRF段の利得
調整回路の問題点を解決すべくなされたもので、
RF段の利得を微調整してもLO/DX比が変化しな
いようにしたRF段の利得調整回路を提供するこ
とにある。
(問題点を解決するための手段) かかる目的を達成するために、本考案のRF段
の利得調整回路は、RF同調回路のRFトランス2
次側コイルの出力端を増幅回路の入力端に接続
し、この増幅回路の出力端を第1の抵抗と可変抵
抗を直列に介して電源に接続するとともに、該増
幅回路の出力端より第2の抵抗とLO/DX切換信
号で制御されるスイツチング素子とを直列に介し
て接地し、さらに前記可変抵抗の中点を混合回路
に接続して構成されている。
(作用) RF同調回路から取り出された信号を増幅する
増幅回路の出力端を、可変抵抗を介して電源に接
続するとともに、抵抗とLO/DX切換信号で制御
されるスイツチング素子とを直列に介して接地
し、可変抵抗の中点を混合回路に接続したので、
RF段の利得のLO/DX比は、可変抵抗の中点の位
置にかかわりなく可変抵抗の両端間の抵抗値と抵
抗の抵抗値とで定まり、RF段の利得を微調整し
てもLO/DX比が変化することがない。
(実施例の説明) 以下、本考案のRF段の利得調整回路を第1図
を参照して説明する。第1図において、第3図と
同一または均等な回路素子には同一符号を付して
重複する説明を省略する。
第1図において、第3図と相違する所は、第2
の抵抗4の一端が、可変抵抗8の中点に接続され
ずに、増幅回路7の出力端に直接に接続されたこ
とにある。
かかる構成において、RF段の利得のLO/DX
は、可変抵抗8の両端間の抵抗値をRt、第1の
抵抗9の抵抗値をRb、第2の抵抗4の抵抗値を
Raとすれば、 LO/DX比=Rb+Rt+Ra/Ra で表わされる。
ここで、可変抵抗8の中点を移動させれば、
RF段の利得を微調整することができるが、可変
抵抗8の両端間の抵抗値Rtは一定であるので、
利得を微調整してもLO/DX比は変化することが
ない。
なお、上記実施例では、増幅回路7の出力端が
可変抵抗8と第1の抵抗9を直列に介して電源+
Bに接続されているが、第1の抵抗9が省かれて
いても良いことは勿論である。
(考案の効果) 以上説明したように、本考案に係わるRF段の
利得調整回路は、RF同調回路から取り出された
信号を増幅する増幅回路の出力端を、可変抵抗を
介して電源に接続するとともに、抵抗とLO/DX
切換信号で制御されるスイツチング素子とを直列
に介して接地し、可変抵抗の中点を混合回路に接
続したので、RF段の利得のLO/DX比は、可変抵
抗の中点の位置にかかわりなく可変抵抗の両端間
の抵抗値と抵抗の抵抗値とで定まり、RF段の利
得を微調整してもLO/DX比が変化することがな
いという優れた効果を奏する。
【図面の簡単な説明】
第1図は、本考案のRF段の利得調整回路の一
実施例の回路図であり、第2図は、従来のRF段
の利得調整回路の一例の回路図であり、第3図
は、第2図の従来回路を改善すべく提案された
RF段の利得調整回路の回路図である。 1……RF同調回路、2……RFトランス2次側
コイル、4……抵抗、6……トランジスタ、7…
…増幅回路、8……可変抵抗、B……電源。

Claims (1)

    【実用新案登録請求の範囲】
  1. RF同調回路のRFトランス2次側コイルの出力
    端を増幅回路の入力端に接続し、この増幅回路の
    出力端を第1の抵抗と可変抵抗を直列に介して電
    源に接続するとともに、該増幅回路の出力端より
    第2の抵抗とLO/DX切換信号で制御されるスイ
    ツチング素子とを直列に介して接地し、さらに前
    記可変抵抗の中点を混合回路に接続して構成した
    ことを特徴とするRF段の利得調整回路。
JP9677585U 1985-06-27 1985-06-27 Expired JPH042494Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9677585U JPH042494Y2 (ja) 1985-06-27 1985-06-27

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9677585U JPH042494Y2 (ja) 1985-06-27 1985-06-27

Publications (2)

Publication Number Publication Date
JPS625713U JPS625713U (ja) 1987-01-14
JPH042494Y2 true JPH042494Y2 (ja) 1992-01-28

Family

ID=30962916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9677585U Expired JPH042494Y2 (ja) 1985-06-27 1985-06-27

Country Status (1)

Country Link
JP (1) JPH042494Y2 (ja)

Also Published As

Publication number Publication date
JPS625713U (ja) 1987-01-14

Similar Documents

Publication Publication Date Title
JPS6218977Y2 (ja)
JPH042494Y2 (ja)
GB2071443A (en) Mixer oscillator circuit
JPH07105665B2 (ja) 増幅器
JPS6115622Y2 (ja)
US4531101A (en) High-frequency amplifier with enhanced gain from use of the Miller effect capacitance
JPH0122255Y2 (ja)
JPH0416494Y2 (ja)
JPH0117875Y2 (ja)
JPS60676Y2 (ja) 2乗回路
JPS61264904A (ja) 周波数変換回路
JPH0720970Y2 (ja) アッテネータ回路
JPH066610Y2 (ja) 高周波ゲイン制御回路
JPS6190541A (ja) 光受信回路
JPS646597Y2 (ja)
JPH0352027Y2 (ja)
SU1083336A1 (ru) Усилитель
JPH0246091Y2 (ja)
JPS6121857Y2 (ja)
SU1282309A1 (ru) Усилитель высокой частоты
JPH054331Y2 (ja)
JPS63232509A (ja) 同調増幅器
JPH0221782Y2 (ja)
JPS6117626Y2 (ja)
JPH021945Y2 (ja)