JPH0424952B2 - - Google Patents

Info

Publication number
JPH0424952B2
JPH0424952B2 JP59103337A JP10333784A JPH0424952B2 JP H0424952 B2 JPH0424952 B2 JP H0424952B2 JP 59103337 A JP59103337 A JP 59103337A JP 10333784 A JP10333784 A JP 10333784A JP H0424952 B2 JPH0424952 B2 JP H0424952B2
Authority
JP
Japan
Prior art keywords
voltage
pair
output
pulses
nand circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59103337A
Other languages
English (en)
Other versions
JPS60249867A (ja
Inventor
Harunobu Yoshida
Tsuneaki Sasaki
Yasuhiro Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Telecom Networks Ltd
Original Assignee
Fujitsu Telecom Networks Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Telecom Networks Ltd filed Critical Fujitsu Telecom Networks Ltd
Priority to JP10333784A priority Critical patent/JPS60249867A/ja
Publication of JPS60249867A publication Critical patent/JPS60249867A/ja
Publication of JPH0424952B2 publication Critical patent/JPH0424952B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of DC power input into DC power output
    • H02M3/22Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 (a) 発明の技術分野 本発明は、スイツチング周波数の基準となる鋸
歯状波電圧と負荷変動に対応する電圧(出力電圧
の定格電圧に対する変動電圧)とを比較し、パル
ス幅変調制御によりトランジスタをオン、オフ制
御して出力電圧を安定化するスイツチングレギユ
レータの改良に関する。
(b) 技術の背景 パルス幅制御を行うスイツチングレギユレータ
は、スイツチング周波数を高周波に出来るので変
圧器は小形化出来又平滑回路を簡単に出来るので
最近電子機器用の直流電源として広く使用されて
いる。
(c) 従来技術と問題点 従来例のスイツチングレギユレータ及び問題点
に付き図を用いて説明する。
第1図は従来例のスイツチングレギユレータの
回路図、第2図第3図は第1図の各部の波形のタ
イムチヤートで、第2図は正常な場合第3図はダ
ブルパルス発生の場合であり、B〜Cは第1図の
b〜c点に対応している。
第1図の動作を説明すると、負荷7の電圧と参
照電圧Vrefとの差を演算増幅器1にて求ると、
正常な場合は第2図Aの2に示す如き電圧とな
る。
この電圧と、鋸歯状波電圧発生器3よりの第2
図Aの1に示す電圧とを比較器2で比較すると鋸
歯状波電圧の方が大きい間の幅のパルスを発す
る。このパルスをフリツプフロツプ(以下FFと
称す)4とアンド回路5,6にて分離すると、第
2図B,Cに示す如きパルスがアンド回路5,6
の出力パルスとなる。
これ等のパルスは、トランジスタTr1,Tr2
トランスT1を介し主トランジスタTr3,Tr4をス
イツチングするパルス電圧となり、主トランジス
タTr3,Tr4で直流電源Eをスイツチングして、
トランスT2に流れる電流を交流とし、このこと
によりトランスT2に誘起する電圧をダイオード
D1,D2チヨークL、コンデンサC3にて平滑化し
て負荷7に電力を供給する。
しかし演算増幅器1の出力が雑音により第3図
Aの2のイ,ロ,ハに示す如く変動すると、第3
図Aの1に示す鋸歯状波電圧はイ点にてAの2の
電圧を越え、ロ点では以下となり、ハ点では又越
えることになる。
こうなるとアンド回路5及び6の出力は第3図
B,Cの示す如きパルスとなり、アンド回路5よ
り出力パルスは、1つ飛びの鋸歯状波電圧毎に出
力していたものが、2つの連続した鋸歯状波電圧
毎に出力するようになる。
一方アンド回路6よりの出力パルスも、2つの
連続した鋸歯状波電圧毎に出力するようになるも
この場合は雑音により発するパルスはニに示す如
く幅が狭いので、トランスT2を偏磁する原因と
なり、ひいては主トランジスタTr3又はTr4を破
損することが起こる。
このように2つの連続した鋸歯状波電圧毎にパ
ルスを発する現象をダブルパルス発生と称し、こ
の現象が起こると上記の如く主トランジスタを破
損する原因となるので、ダブルパルス発生を防止
する必要があるも、従来はこの対策がなされてい
ない問題がある。尚第1図のR1,R2は抵抗であ
る。
(d) 発明の目的 本発明の目的は上記の問題に鑑み、ダブルパル
スを発生させないパルス幅制御回路の提供にあ
る。
(e) 発明の構成 本発明は、上記の目的を達成するためになされ
たもので、出力電圧と定格出力電圧の基準となる
参照電圧との誤差を負荷変動に対応する電圧とし
て演算増幅する演算増幅器と、該負荷変動に対応
する電圧とスイツチング動作周波数の基準となる
鋸歯状波電圧とを比較する比較器と、該比較器の
出力パルスを入力とし、互いに逆相の一対の反転
パルスを出力するフリツプフロツプ回路と、前記
比較器の出力パルスと該一対の反転パルスのそれ
ぞれとの論理積を反転する一対のナンド回路と、
該一対のナンド回路の出力パルスをそれぞれ微分
して前記比較器の負荷変動に対応する電圧に帰還
する一対の微分回路と、該一対のナンド回路の出
力パルスをそれぞれ反転して一対の駆動パルスを
出力する一対のインバータ回路とからなるパルス
幅制御回路を構成することにより、鋸歯状波電圧
が負荷変動に対応する電圧を越えた時、該時点か
ら長くとも該鋸歯状波電圧が該負荷変動に対応す
る電圧よりも低くなる迄の期間、該負荷変動に対
応する電圧を強制的に低下させるようにしたもの
である。
即ち該鋸歯状波電圧と該負荷変動に対応する電
圧との差が小さく、雑音が乗つた場合ダブルパル
スを発する原因となるのは、該鋸歯状波電圧が該
負荷変動に対応する電圧を越えた時であるので、
この点で該負荷変動に対応する電圧を強制的に下
げて、該負荷変動に対応する電圧に雑音が乗つて
も、この雑音による電圧が該鋸歯状波電圧を越え
なくしてダブルパルスの発生を防止するようにし
たものである。
(f) 発明の実施例 以下本発明の一実施例につき図に従つて説明す
る。
第4図は本発明の実施例のスイツチングレギユ
レータの回路図、第5図は第4図の各部の波形の
タイムチヤートでB,Cは第4図のb,c点に対
応している。
第4図中第1図と同一機能のものは同一記号で
示し、5′,6′はナンド回路、8,9はインバー
タ回路、C4,C5はコンデンサ、R3,R4は抵抗を
示す。
第4図にて第1図と異なる点は、第1図のアン
ド回路5,6のかわりにナンド回路5′,6′を用
いて従来の場合と反転したパルスを出力し、又イ
ンバータ回路8,9を設け又反転して、このイン
バータ回路8,9の出力パルスを、従来のアンド
回路5,6の出力パルスと同じようにし、ナンド
回路5,6の出力と比較器2の入力との間に、コ
ンデンサC4、抵抗R3及びコンデンサC5、抵抗R4
よりなる直列回路を設けた点である。
このようにすればナンド回路5′,6′の出力の
パルスは第5図B,Cに示す如く従来と反転され
た物となり、このパルスが“1”レベルより
“0”レベルとなると、比較器2の入力側より、
抵抗R3コンデンサC4又は抵抗R4コンデンサC5
介して、ナンド回路5′又は6′の出力側に電流が
引込まれ、比較器2の入力側の負荷7に対応した
電圧が、従来は第3図Aの2であつた物が、第5
図Dの2′の如く、鋸歯状波電圧が、負荷変動に
対応した電圧より上つた点で直ちに電圧が下り又
復旧する。
従つて第5図Dに示す如く、鋸歯状波電圧1が
負荷変動に対応する電圧2′を越えた時従来は差
が小さかつたものが、差が大きくなり、ホに示す
如く雑音が乗つてもダブルパルスを発生すること
が無くなる。尚この下つた電圧は、コンデンサ
C4抵抗R3及びコンデンサC5抵抗R4の値を選択し
鋸歯状波電圧が負荷変動に対応する電圧より下る
迄の間に復旧するようにすればよい。
(g) 発明の効果 以上詳細に説明せる如く、本発明によれば、ダ
ブルパルスを発生させなく出来る効果がある。
【図面の簡単な説明】
第1図は従来例のスイツチングレギユレータの
回路図、第2図第3図は第1図の各部の波形のタ
イムチヤート、第4図は本発明の実施例のスイツ
チングレギユレータの回路図、第5図は第4図の
各部の波形のタイムチヤートである。 図中1は演算増幅器、2は比較器、3は鋸歯状
波電圧発生器、4はフリツプフロツプ、5,6は
アンド回路、5′,6′はナンド回路、7は負荷、
8,9はインバータ路、Tr1〜Tr4はトランジス
タ、Eは直流電源、T1,T2はトランス、Vrefは
参照電圧を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 一対の主スイツチング素子を交互にオン、オ
    フ制御して出力電圧を安定化するスイツチングレ
    ギユレータにおいて、該出力電圧と定格出力電圧
    の基準となる参照電圧との誤差を負荷変動に対応
    する電圧として演算増幅する演算増幅器と、該負
    荷変動に対応する電圧とスイツチング動作周波数
    の基準となる鋸歯状波電圧とを比較する比較器
    と、該比較器の出力パルスを入力とし、互いに逆
    相の一対の反転パルスを出力するフリツプフロツ
    プ回路と、前記比較器の出力パルスと該一対の反
    転パルスのそれぞれとの論理積を反転する一対の
    ナンド回路と、該一対のナンド回路の出力パルス
    をそれぞれ微分して前記比較器の負荷変動に対応
    する電圧に帰還する一対の微分回路と、該一対の
    ナンド回路の出力パルスをそれぞれ反転して一対
    の駆動パルスを出力する一対のインバータ回路と
    から構成されることを特徴とするスイツチングレ
    ギユレータのパルス幅制御回路。
JP10333784A 1984-05-22 1984-05-22 スイッチングレギュレータのパルス幅制御回路 Granted JPS60249867A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10333784A JPS60249867A (ja) 1984-05-22 1984-05-22 スイッチングレギュレータのパルス幅制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10333784A JPS60249867A (ja) 1984-05-22 1984-05-22 スイッチングレギュレータのパルス幅制御回路

Publications (2)

Publication Number Publication Date
JPS60249867A JPS60249867A (ja) 1985-12-10
JPH0424952B2 true JPH0424952B2 (ja) 1992-04-28

Family

ID=14351336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10333784A Granted JPS60249867A (ja) 1984-05-22 1984-05-22 スイッチングレギュレータのパルス幅制御回路

Country Status (1)

Country Link
JP (1) JPS60249867A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764997B2 (ja) * 2001-08-28 2011-09-07 富士電機株式会社 スイッチング電源装置の制御回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5318696A (en) * 1976-08-04 1978-02-21 Ube Ind Ltd Novel aromatic polyamides
JPS5469714A (en) * 1977-11-15 1979-06-05 Nec Corp Power unit

Also Published As

Publication number Publication date
JPS60249867A (ja) 1985-12-10

Similar Documents

Publication Publication Date Title
US4825144A (en) Dual channel current mode switching regulator
US3670234A (en) Pulse width modulated voltage regulator
US5063489A (en) Switching regulator having improved switching control arrangement
JPH0324813A (ja) 差動し張発振器
JP2925995B2 (ja) 半導体素子の基板電圧調整装置
JPH0424952B2 (ja)
JPH0139578B2 (ja)
JPS611117A (ja) 定電流パルス駆動回路
JPH02294269A (ja) 電源装置
JP2768013B2 (ja) 分周器
JPH1055729A (ja) 電源回路
JPS58215927A (ja) 電源装置
KR0168527B1 (ko) 안정된 사인파 링 발생 회로
JPS6079416A (ja) 電源装置
JPH01106622A (ja) 充電比較回路
JPS60241319A (ja) 電圧制御発振器
JP3454642B2 (ja) 信号選択出力回路
JPH0412663A (ja) スイッチング電源回路
JPS63234621A (ja) Ecl論理回路
JPH066194A (ja) 電子機器の誤動作防止回路
JPS5923189B2 (ja) 電源装置
JPS5862715A (ja) スイツチングレギユレ−タ
JPH084383B2 (ja) 電圧変換装置
JPS6314587B2 (ja)
JPS6110914A (ja) リレ−駆動回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees