JPH0324813A

JPH0324813A - 差動し張発振器

Info

Publication number: JPH0324813A
Application number: JP2141752A
Authority: JP
Inventors: William E Main; ウィリアム・エリック・メイン
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1989-06-05
Filing date: 1990-06-01
Publication date: 1991-02-01
Also published as: KR910002115A; EP0401552A3; EP0401552A2; US4977381A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、一般的に発振器に関し、ざらに詳しくは、発
振器に固有の漂遊静電容量効果を抑制し、かつ出力周波
数の精度を改善する充電コンデンサの端子において滑ら
かな電圧遷移を行うためのし張発振器に関する。

（従来技術および解決しようとする課題）発振器は、Ｆ
Ｍ（周波数変調〉復調器等の多くの周知の用途に使用さ
れている。「Ｍ送信において、ＦＭ信号の瞬時周波数は
ＦＭｗ１送波上に変調されたベースバンド信号の情報内
容に対して変化する。ＦＭ復調器内では、ＦＭ信号の瞬
時周波数は、一般的に「Ｍ信号の動作スペクトルの搬送
波または中心周波数に同調した発振器周波数と比較され
る。一般的に、ＦＭ復調器は発振器の同調中心周波数に
対するＦＭ信号の周波数偏移に比例する振幅変調信号を
出力する。発振器周波数の誤差は、周波数偏移の大きさ
に直接影響を及ぼし、これがＦＭ信号読取誤差の原因と
なることがある。

したがって、し張発振器の精度および安定度はＦＭ復調
器の適正な動作にとって重要である。

一般的に、し張型発振器は、トリップしきい電位（ｔｒ
ｉｐ　ｔｈｒｅｓｈｏｌｄ　ｐｏｔｅｎｔｉａｌｓ　）
を充電・放電するコンデンサおよびコンデンサの充電方
向を変えるスイッヂング回路を含む。このようなし張梵
振器は、スイッチング回路としてベースに交差接続され
るコレクタを有する第１および第２トランジスタ、なら
びに第１トランジスタのエミッタと第２トランジスタの
エミッタ間で接続されるフローティング・コンデンサを
使用している。このエミッタは一般的に定電流源に接続
されている。

第１および第２トランジスタは、発振器周波数を決定す
る７ローティング・コンデンサの充電・放電率によって
決まるトランジスタのオン・オフを交互に行う。

従来の発振器の１つの欠点は、トランジスタの状態が変
化した瞬間に発生するフローティング・コンデンサの端
子における固有の突然の電圧上昇であった。この様な突
然の電圧上昇は大きさが等しいのが理想的である。しか
し、漂遊静電容量（Ｓｔｒ’ａＶ　ＣａＤａＣｉｔＯｌ
’　）の影響、特にフローティング・コンデンサの＠子
に関連する漂遊静電容量の影響により電圧上昇か非対照
的となり、フローテインク・コンデンサの放電時間を短
縮させる傾向があり、そのため出力周波数を増大させる
。さらに、時間に対するコンデンサ間の電圧（Ｖｃ）の
偏移（（ｊＶｃ／ｄｔ）は、トランジスタのスイッチン
グ時において極めて大きくなる。コンデンサに流れる電
流はｄＶｃ／ｄｔに比例するため、トランジスタがオン
すると、突然の電圧上昇がコレクタ・エミッタ導通通路
を飽和させることがある。

トランジスタの飽和は、コンデンサの充電・放電率に悪
影響を及ぼし、その結果、発振器周波数の精度を劣化さ
せる。

したがって、コンデンサ端子における突然の電圧上昇を
除去し、改良した発振器がより高周波数でより高精度に
動作できるし張発振器を必要とする。

第１図に示す発振器１０は、従来技術で周知の典型的な
し張発振器である。以下に従来の発振器の動作原理とそ
れに関する問題点を述べる。無視できるベース電流およ
び等しいエミッタ領域を有する理想的なトランジスタを
仮定すると、発振器１０には、抵抗器１２，トランジス
タ１４のコレクタ・エミッタ導通路および電流源１６に
よって構成される第１電流通路、ならびに抵抗器１８，
トランジスタ２０のコレクタ・エミッタ導通路および電
流源２２によって構成される第２電流通路が含まれる。

トランジスタ１４．２０のコレクタとベースは図示のよ
うに交差接続されている。コンデンサ２４は、トランジ
スタ１４．２０のエミッダにそれぞれ接続される第１お
よび第２端子を有する。コンデンサ２４の端子に関する
グランド固０漂遊静電＠量を示すため、コンデンサ２６
，２７はノード２８，２９に接続されるものとして図示
している。差動出力３０．３２は、それぞれトランジス
タ１４のコレクタおよびトランジスタ２０のコレクタで
出力される。

トランジスタ１４がはじめにオンされ、ノード２９にお
ける電圧がノード２８における電圧よりも正電圧である
と仮定すると、第１電流が抵抗器１２およびトランジス
タ１４に流れる。抵抗器１８に流れる電流は無視できる
ため、トランジスタ１４のベース電圧はＶ。０に実質的
に等しく維持される。電源電圧Ｖ。０から第１電流によ
って抵抗器１２に生じる電位を差し引いて得られた電圧
に等しい電圧がトランジスタ２０のベースに印加される
。トランジスタ２０のベースとノード２９間の電位差は
、トランジスタ２０８−オンさせるトランジスタ２０の
ベース・エミッタ接合部のカットイン電位（ｃｕｔ−ｉ
ｎ　ｐｏｔｅｎｔｉａｌ）　　（　トランジスタをオン
するのに必要な最小ｖｂｏ〉よりも低く、そのためトラ
ンジスタ２０をオフに寸る。コンデンｌｊ　２　４に流
れ電流源２２に至る電流’２２は、コンデンサ２４の第
２端子を放電し、トランジスタ２０のベース・エミッタ
接合部が順バイアスとなるまでノード２９における電圧
を下げる。

トランジスタ２０がオンする瞬間に、第２電流が抵抗器
１８に電圧を発生し、これがトランジスタ１４のベース
電圧を下げ、トランジスタ１４をオフにする。したがっ
て、第１電流が止まり、トランジスタ１４のコレクタ電
圧がＶ。０にほぼ等しい値まで上昇する。それに対応し
て、ノード２９における電圧はＶ。Ｃ−■２０に等しい
値まで上昇する。ただし、ここでＶ２０とはトランジス
タ２０のベース・エミッタ間電圧（ｖｂ。）のことであ
る。コンデンサ２４はグランドに対してフローテイング
しているため、理想的にはノード２８，２９における電
圧は同じ大きざで上昇すべきである。電流源１６に流れ
る電流Ｉ　　は、コンデン１６サ２４の第１端子を放電し、そうすることによりトラン
ジスタ１４のベース・エミッタ接合部を順バイアスに１
ノ、その結果、トランジスタ１４をオンし、Ｒ終的にト
ランジスタ２０をオフするまで、ノード２８における電
圧を下げる。理論上、このサイクルはコンデンサ２４の
値および電流Ｉ１６およびＩ２２の大きさによって決ま
る特定の頻度で繰り返す。

実用上、発振器１０の動作は浮遊コンデンサ２６．２７
の影響を受け易い。コンデンサ２４は、コンデンサ２６
またはコンデンサ２７のいずれかと組み合って、反対の
ノードからみて電圧分割回路を構成する。たとえば、ト
ランジスタ２０がオンすると、グランド電圧に対するノ
〜ド２９における電圧（ｖ２９）は特定の大きさで上賛
する。

コンデンサ２４．２６の電圧分割構成により、グランド
電圧に対するノード２８における電圧（ＶＺ）８＞は、
電圧Ｖ２９の上昇に比べ小さい大きざで上昇する。した
がって、電流■１６がコンデンサ２４の第１端子をトラ
ンジスタ１４のカットインしきい値まで放電するのに要
する時間が短くなる。同様に、トランジスタ１４がオン
すると、電圧Ｖ２９が電圧ｖ２８に比べ少ない大ぎさで
上昇し、電流Ｉ２２がコンデンサ２４の第２端子をトラ
ンジスタ２０のカットインしきい｛直まで放電するのに
要する時間か短くなる。放電時間の短縮により、発振周
波数が上昇し、実際の作動周波数と同調動作周波数の間
に周波数誤差が生じる。また、上述のように、突然の電
圧上昇は大きいｄＶＣ／ｄｔを発生する傾向にあり、対
応するトランジスタのコレクタ・エミッタ導通路をオン
時に飽和させ、これがコンデンサの充電・放電率に悪影
響を及ぼし、その結果、充振器周波数の精度を劣化させ
る。最後に、浮遊コンデンサ２６．２７が異なる値の場
合、発振器１０は５０％デューティサイクルで動作しな
くなる。５０／５０マークおよび空間関係が、この様な
ほとんどの発振器用途には望ましい。

（発明の概要〉したがって、本発明の１つの目的は、改良ざれた発振器
を提供することである。

本発明の他の目的は、充電コンデンサ端子における電圧
スルー・レートが各動作周波数に対して実質的に一定に
維持される改良されたし張発振器を提供することである
。

本発明のさらに他の目的は、従来のし張発振器に比べて
より高周波数および高精度で動作する改良したし張梵振
器を提供することである。

上述および他の目的にしたがって発振器が提供され、こ
の発振器は、第１および第２電流を供給する第１および
第２出力を有する電流源、電流源の第１出力と第２出力
間に接続する第１および第２端子を有し、そこに流れる
第１および第２電流に応答して第１および第２ダイナミ
ック電圧を発生するコンデンサ、電流源の第１出力と第
２出力間に接続し、コンデンサに流れる第１および第２
電流の流れを交互にスイッヂングするスイッチング回路
、および第１および第２ダイナミック電圧に応答し、ス
イッチング回路のスイッチング・レートを制御する回路
によって構成され、この場合、第１および第２ダイナミ
ック電圧は各動作周波数に対して実質的に一定に維持さ
れる。

（実施例）第２図は、本発明の好適な実施例である発振器４０の概
略図およびブロック図を示す。電流源４２．４４には、
電源電圧、一般的にＶ　　　がＣＣ）供給され、定電流■４２＝　　Ｉ４４を供給する。ノー
ド４６、４８は電流源４２と差動トランジスタ５２のコ
レクタとの間および電流源４４と差動トランジスタ５４
のコレクタとの間でそれぞれ接続される。コンデンサ５
０の第１および第２＠子はノード４６．４８に接続され
る。トランジスタ５２．５４のエミッタは共に電流源５
６に接続され、電流Ｉ５６を流づ。発振器４０と電源と
の間の高周波接続を低下させるので、トランジスタ５２
．５４とフローティング・コンデンサ５０の差動構成が
望ましい。

回路５８はコンデンサ５０の電圧（Ｖ５０）の所定のレ
ベルに応答し、ｖ５ｏの大きさおよび極性に応じて「ト
１」またはｒＬＪいずれかの制御伝馬を出力寸る。双安
定回路６０は回路５０から制御信目を受け取り、トラン
ジスタ５２．５４のベースをそれぞれ駆動する第１およ
び第２相補制御信号を出力する。加偉回路６２は電圧Ｖ
５ｏに応答して、制御回路６４にフィードバック信号を
出力し、電流源５６の制御入力を駆動し、これにより電
流Ｉ４２と電流’４４との和と等しくするため電流１５
６の大きざを調整する。外部単準信号をバイアス入力６
６に加え、コンデンサ５０の端子における平均ＤＣ（直
流〉電圧を便宜上の値、一般にＶ。０とトランジスタ５
２．５４のコレクタ飽和電位との中間の値に設定する手
段を提供する。発振器４０の差動出力６８．６９は、双
安定回路６０の第１および第２端子にそれぞれ出力され
る。

ここで、無視できるくらいのベース電流および等しいエ
ミッタ饋域を有する理想的なトランジスタを仮定し、発
振器４０の動作を詳細に述べる。

まず、双安定回路６０の第１出力信号は「ト１」で、そ
の相補出力信号がｒＬＪと仮定づる。同時に、ノード４
６における電位はノード４８に対して正電位とする。し
たがって、トランジスタ５２はオンとなり、トランジス
タ５４はオフとなる。電流Ｉ４２はトランジスタ５２の
コレクタ・エミッタ導通路を流れ、電流源５６に至る。

電流Ｉ４４はコンデンサ５０を流れ、その後トランジス
タ５２のコレクタを流れる電流■　　と合或して、コン
４２デンサ５０を充電し、これによりノード４８におけるグ
ランドに対する電圧（Ｖ４Ｂ＞を上胃ざせ、ノード４６
におけるグランドに対する電圧（Ｖ４６）を降下させ、
これにより電圧ｖ５ｏを反対極性に駆動する（ノード４
８をノード４６に対して正に駆動する〉。回路５８はＶ
５ｏの極性変化を検出し、所定のしきい値でその制仰信
ｇを反転させる。次に、双安定回路６０の第１および第
２出力信号は状態を変え、トランジスタ５２をオフにし
、１〜ランジスタ５４をオンにする。そして、電流Ｉ４
４がトランジスタ５４に流れ、電流Ｉ４２がコンデンサ
５０に流れることにより、コンデンサ５０を反対方向に
充電し、これによりＶ５ｏの極性を再度反転し、Ｖイク
ルを終γする。

発振周波数は、主にコンデンサ５０の値、電流Ｉ４’２
，’４４の大きさおよび回路５８の所定電圧しきい値（
ｖ５０）によって決まる。発振器周波数のリアルタイム
制御を必要とする用途については、電流Ｉ５６または電
流’４２−　　’４４のいずれかをイリ御手段として一
般に用いる。回路５８の所定のしきい値、おＪ；び電流
’４２，■／１．４は独立しており、そのため介振器の
動作周波教の制御（よ改良されていることに留意された
い。

留意すべき重要ポイントは、電圧ｖ４６，Ｖ４８はトラ
ンジスタ５２．５４のスイッチング時で上昇せずに、む
しろある平均ＤＣ値を中心としてなめらかな相補的な上
下によって推移することであり、この場合、平均ＤＣ値
が支点に相当する「シーソー」が視覚的に連想されるこ
とである。

たとえば、トランジスタ５２が導通状態の場合、グラン
ドに対してそれぞれ電圧■４６は下降し、電圧ｖ４Ｂは
上昇する。Ｖ５０の第１所定値において、回路５８は双
安定回路６０をトリＪＪシ、これによりトランジスタ５
２をオフにし、トランジスタ５４をオンにし、その結果
コンデン”Ｊ−５０に流れる電流の方向を反転させる。

次に、電圧Ｖ４８は上昇を停止して下降し始め、同様に
、従来の発振器１０の動作に示したように、電圧Ｖ４６
は下降を停止し、急上昇することなく上昇し始める。電
圧Ｖ５０がＶ５０の第１所定値に対して反対極性を有す
るｖ５ｏの第２所定値に達するまで、電圧Ｖ４６は上界
し続け、電圧Ｖ４８は下降し続ける。回路５８は再びト
リガし、トランジスタ５４をオフにし、トランジスタ５
２をオンにすることにより、コンデンサ５０を流れる電
流ｂ向を反転し、サイクルを終了する。本発明では、漂
遊静電容量を除去しておらず、むしろ電圧Ｖ５０のスル
ーレート（単位時間当りの電圧変化率、ｄ　Ｖ／ｄ　ｔ
　）を各動作周波数に対して実質的に一定に維持してお
り、そうすることにより漂遊静電容量に起因する前記の
悪影響を排除し、発振器４０が発振器１０に比べ高い周
波数で動作できるようにしている。

第３図は、本発明の好適な実施例をより詳細に示す。同
様な機能を有する回路素子については、図２と同じ番号
を用いている。電流！４２，４４、コンデン’Ｊ５０お
よびトランジスタ５２．５４の前記動作はそのまま適用
される。ここで、電流源５６は、トランジスタ５２．５
４のエミッタとバイアス入力６６の間でそれぞれ接続さ
れるコレクタおよびエミッタを有するトランジスタ７２
から構成される。電圧をバイアス入力６６に印加し、コ
ンデンサ５０の端子における平均ＤＣ電圧を便宜上の値
にレベルシフトする。コンデンサ５０の電圧をモニタす
るため、トランジスタ７４．７６のベースはそれぞれノ
ード４６．４８に接続される。抵抗器７８．８０は、ト
ランジスタ７４，７６のエミッタとトランジスタ８２の
コレクタとの間に接続される。電流１７８，Ｉ８０は抵
抗器７８．８０を流れ、加算ノード８４に至り、かつト
ランジスタ８２のコレクタ・エミッタ導通路を流れる。

トランジスタ８２のコレクタはトランジスタ７２のベー
スに接続される。電流源８６，８８は動作電圧源、一般
的にＶ　　，に接続ざれＣＣ電流■８６，■８８を供給する。トランジスタ９０．９
２のベースとコレクタは図示のように交差接続されてい
る。抵抗器９４は、トランジスタ９０．９２のベースに
おける電圧を制限づるため、トランジスタ９０のコレク
タとトランジスタ９２のコレクタとの間で接続されてい
る。トランジスタ９０．９２のエミッタは共にダイオー
ド９６に接続され、従って、ダイオード９６とトランジ
ス．タ８２に流れる電流の和は、電流■　　と８６電流■　　との和に等しい。ダイオード９６は、８８ベースとコレクタを短絡させたトランジスタで構成して
もよいことに留意ざれたい。ダイオード９６のアノード
はトランジスタ８２のベースに接続し、電流Ｉ　　　，
Ｉ　　　の和を実質的に一定に７８　　８０維持する電流ミラーを構成する。したがって、トランジ
スタ８２を流れる電流が一定のため、抵抗器７８．８０
の両端電圧の和は一定である。電流Ｉ　　と電流Ｉ４２
、１４４の和との間の不均衡５６は、トランジスタ７４．７６のベースにおける電圧の変
化と兄なされ、この変化はノード８４における電圧に等
しい変化に変換され、これによりトランジスタ７２のベ
ースを調整し、平衡状態を回復寸る。

トランジスタ５２がオンし、電圧ｖ４６がＶ４８に対し
て正電圧となり、トランジスタ７４をオンすると仮定し
て、発振器７０についてさらに考察する。トランジスタ
７４のコレクタ・エミッタ導通路を流れる電流はトラン
ジスタ９０のベースからの電流を吸い込み、このためト
ランジスタ９０をオフにする。電圧ｖ４８の降下により
、トランジスタ７６の印加電圧を十分なレベルまで低下
させ、トランジスタ９２のベースを解放し、これにより
トランジスタ９２をオンにする。次に、電流１８８がト
ランジスタ９２のコレクタ・エミッタ導通路を流れる一
方、電流Ｉ８６が抵抗器９４を流れ、その後トランジス
タ９２のコレクタにおいて電流１８８と合流する．電圧
が抵抗器９４に生じ、トランジスタ９２．５２のベース
・エミッタ接合部を順バイアスに維持し、かつ電圧Ｖ４
６＝　■４８が極性反転し、トランジスタ７６をオンに
するまでトランジスタ９０．５４のべ−ス・エミッタ接
合酪を無バイアス状態に維持する。

トランジスタ９０．５４はオンとなり、トランジスタ９
２はオフとなることにより、抵抗器９４の電圧極性を反
転させる。電圧Ｖ５０の極性が再度反転するまで、トラ
ンジスタ９０．５４のベース・エミッタ接合部は順バイ
アスに維持され、トランジスタ９２．５２のベース・エ
ミッタ接合部は無バイアス状態に維持される。

第４図は、本発明の他の好適な実施例を示す。

電流源５６を制御する発振器７０とは異なり、発振器１
００は電流源４２．４４を制御する手段を有する。電流
源４２．４４は、ダイオード１０１を介して加鋒ノード
８４に接続されるベースを有するトランジスタ４３．４
５によってそれぞれ構成される。ダイオード１０１は、
ベースとコレクタをともに短絡させたトランジスタで構
成しても良い。ここで、バイアス入力６６をトランジス
タ４３．４５のエミッタに接続する。トランジスタ５２
．５４とコンデンサ５０からなる前記構成をここでも適
用することができる。トランジスタ７４．７６と抵抗器
７８．８０それぞれに流れる電流の和は、電流源８２に
流れる定電流に等しい。

したがって、抵抗器７８．８０の電圧の和も一定である
。たとえば、電流Ｉ４２と１４４の和が電流Ｉ５６より
も大きい場合、トランジスタ７４．７６のベース電圧は
上昇し、ノード８４における電圧を上昇させる。これに
より、ダイオード１０１の電圧をレベルシフトし、した
がってトランジスタ４３．４５のベース電圧を上昇させ
、電流Ｉ４２＝　　１４４を減少させ、その結果、電流
Ｉ５６に対して平衡状態を回復する。抵抗器１０２，１
０４は、それぞれ電流源導体とトランジスタ９０のコレ
クタ・エミッタ導通路間および電流源導体とトランジス
タ９２のコレクタ・エミッタ導通路間で接続ざれている
。トランジスタ９０，９２のベースとコレクタは、図示
のように交差接続されている。トランジスタ９０．９２
のエミッタはともに電流源１０６に接続されている。

トランジスタ９２がオンし、トランジスタ９０がオフす
ると仮定すると、電流Ｉ１０４により抵抗器１０４に電
圧が生じ、これによりトランジスタ９０．５４をオフに
する。抵抗器１０２に流れる電流は無視できるので、ｖ
ｏｏにほぼ等しいトランジスタ９２のベース電圧は、ト
ランジスタ９２，５２のベース・エミッタ接合部を順バ
イアスに維持する。Ｖ５０の極性が反転すると、トラン
ジスタ７６、９０がオンし、電流Ｉ１０２により抵抗器
１０２に電圧が生じ、その結果トランジスタ９２．５２
をオフにする。抵抗器１０４に流れる電流は無視できる
ので、ｖｃｃにほぼ等しいトランジスタ９０のベース電
圧はｖ５ｏが再び反転するまで、トランジスタ９０．５
４のベース・エミッタ接合部を順バイアスに維持する。

（発明の効果〉したがって、急電圧上昇を除去し、漂遊静電容量の発振
器に対する悪彰旨を抑制しかつ出力周波数の精度を改善
する新規々弛緩発振器を提供した。特定の装置とともに
本発明の原理を述べてきたが、本説明は単なる例示にす
ぎず、本発明の範囲を限定するものではない。

【図面の簡単な説明】

第１図は、従来のし張発振器の回路図である。第２図は、本発明の好適な実施例の回路図である。第３図は、第２図の本発明の好適な実施例の回路図であ
る。第４図は、本発明の他の好適な実施例の回路図である。４０・・・発振器、４２．４４・・・電流源４６，４８
・・・ノード、５０・・・コンデンサ５２．５４・・・
トランジスタ、５６・・・電流源、５８・・・回路６０・・・双安定回路、６２・・・加算回路６４・・・
制御回路、６６・・・バイアス入力、６８，６９・・・
差動出力。

Claims

【特許請求の範囲】

（１）第１および第２出力において第１および第２電流
を供給する第１電流供給手段；前記第１および第２電流の和に実質的に等しい電流を供
給する第２電流供給手段；第１および第２ダイナミック電圧を発生させる前記第１
電流供給手段の第１出力と第２出力との間で結合される
容量手段；前記第１電流供給手段の第１および第２出力にそれぞれ
結合される第１および第２入力を有しかつ前記第２電流
供給手段に結合される出力を有し、第１および第２相補
制御信号に応答するスイッチング手段であって、前記容
量手段に流れる前記第１および第２電流の流れを交互に
切換えるスイッチング手段；前記第１および第２ダイナミック電圧に応答して、前記
スイッチング手段の切換えを制御するための前記第１お
よび第２相補制御信号を出力する第１手段であって、前
記第１および第２ダイナミック電圧のスルー・レートの
大きさが各動作周波数に対して実質的に一定に維持され
る第１手段；および前記第１および第２ダイナミック電圧に応答して、前記
容量手段に生じるＤＣ（直流）電圧の大きさを所定の値
に維持するために前記第１電流供給手段または前記第２
電流供給手段を制御する第２手段；によつて構成されることを特徴とする発振器。
（２）前記スイッチング手段は；前記第１電流供給手段の第１出力に結合されるコレクタ
を有しかつベースおよびエミッタを有する第１トランジ
スタ；およびベース、エミッタおよびコレクタを有する第２トランジ
スタであつて、前記コレクタは前記第１電流供給手段の
第２出力に結合され、前記第１および第２トランジスタ
のベースは前記第１手段によって出力される前記第１お
よび第２相補制御信号に応答し、前記第１および第２ト
ランジスタのエミッタは共に前記第２電流供給手段に結
合される第２トランジスタ；によって構成されることを特徴とする請求項１記載の発
振器。
（３）前記第１手段は：ベース、エミッタおよびコレクタを有する第３トランジ
スタであつて、前記コレクタは前記第２トランジスタの
ベースに結合され、前記ベースは前記第１トランジスタ
のコレクタに結合される第３トランジスタ；ベース、エミッタおよびコレクタを有する第４トランジ
スタであって、前記コレクタは前記第１トランジスタの
ベースに結合され、前記ベースは前記第２トランジスタ
のコレクタに結合される第４トランジスタ；前記第３トランジスタのエミッタに結合される第１端子
および第１動作電圧源に結合される第２端子を有する第
１抵抗器；および前記第４トランジスタのエミッタに結合される第１端子
および前記第１動作電圧源に結合される第２端子を有す
る第２抵抗器；によつて構成されることを特徴とする請求項２記載の発
振器。
（４）前記第１手段はさらに：所定の大きさの電流を供給する第３電流供給手段；ベース、エミッタおよびコレクタを有する第５トランジ
スタであって、前記第１相補制御信号を出力するために
、前記コレクタは前記第１トランジスタのベースに結合
され、前記ベースは前記第２トランジスタのベースに結
合される前記第５トランジスタ；ベース、エミッタおよびコレクタを有する第６トランジ
スタであって、前記第２相補制御信号を出力するために
、前記コレクタは前記第５トランジスタのベースに結合
され、前記ベースは前記第５トランジスタのコレクタに
結合され、前記第５および第６トランジスタのエミッタ
は共に前記第３電流供給手段に接続される第６トランジ
スタ；第２動作電圧源と前記第５トランジスタのコレク
タとの間で結合される第３抵抗器；および前記第２動作
電圧源と前記第６トランジスタのコレクタとの間で結合
される第４抵抗器；によつて構成されることを特徴とす
る請求項３記載の発振器。
（５）前記第２手段は：前記第１抵抗器の第２端子と前記第２抵抗器の第２端子
との間で結合される加算ノード；前記加算ノードと前記
第１動作電圧源との間で結合され、所定の大きさの電流
を出力する第４電流供給手段；および前記加算ノードに結合されるカソードを有しかつアノー
ドを有するダイオード手段；によって構成されることを特徴とする請求項４記載の発
振器。
（６）前記第１電流供給手段は：ベース、エミッタおよび前記第１トランジスタのコレク
タに結合されるコレクタを有する第７トランジスタ；お
よびベース、エミッタおよびコレクタを有する第８トランジ
スタであつて、前記コレクタは前記第２トランジスタの
コレクタに結合され、前記第７および第８トランジスタ
のエミッタは電圧が印加される端子に共に結合され、前
記第７および第８トランジスタのベースは前記ダイオー
ド手段のアノードに結合される第８トランジスタ；によって構成されることを特徴とする請求項５記載の発
振器。
（７）第１および第２出力において第１および第２電流
を供給する第１電流供給手段；前記第１および第２電流の和に実質的に等しい電流を供
給する第２電流供給手段；第１および第２ダイナミック電圧を発生させる前記第１
電流供給手段の第１出力と第２出力との間で結合される
容量手段；前記第１電流供給手段の第１出力に結合されるコレクタ
を有しかつベースおよびエミッタを有する第１トランジ
スタ；ベース、エミッタおよびコレクタを有する第２トランジ
スタであつて、前記コレクタは前記第１電流供給手段の
第２出力に一結合され、前記第１および第２トランジス
タのベースは第１および第２相補制御信号に応答し、前
記第１および第２トランジスタのエミッタは共に前記第
２電流供給手段に結合される第２トランジスタ；ベース、エミッタおよびコレクタを有する第３トランジ
スタであって、前記コレクタは前記第２トランジスタの
ベースに結合され、前記ベースは前記第１トランジスタ
のコレクタに結合される第３トランジスタ；ベース、エミッタおよびコレクタを有する第４トランジ
スタであって、前記コレクタは前記第１トランジスタの
ベースに結合され、前記ベースは前記第２トランジスタ
のコレクタに結合される第４トランジスタ；前記第３トランジスタのエミッタに結合される第１端子
および第１動作電圧源に結合される第２端子を有する第
１抵抗器；前記第４トランジスタのエミッタに結合される第１端子
および前記第１動作電圧源に結合される第２端子を有す
る第２抵抗器；前記第１および第２出力を有し、前記スイッチング手段
の切換えを制御するため前記第１および第２相補制御信
号を出力する双安定回路；および前記第１および第２ダイナミック電圧に応答し、前記容
量手段に生じるＤＣ電圧の大きさを所定の値に維持する
ため前記第１電流供給手段または前記第２電流供給手段
を制御する回路手段；によって構成されることを特徴と
する発振器。
（８）前記双安定回路は：第１および第２電流を供給する第１および第２出力を有
する第３電流供給手段；ベース、エミッタおよびコレクタを有する第５トランジ
スタであつて、前記コレクタは前記第３電流供給手段の
第１出力に結合されかつ前記第１相補制御信号を出力す
る前記第１トランジスタのベースに結合され、前記エミ
ッタは前記第１動作電圧源に接続される第５トランジス
タ；ベース、エミッタおよびコレクタを有する第６トランジ
スタであって、前記コレクタは前記第５トランジスタの
ベースに結合されかつ前記第３電流供給手段の第２出力
に結合されており、また前記コレクタは前記第２相補制
御信号を出力するため前記第２トランジスタのベースに
結合されており、前記ベースは前記第５トランジスタの
コレクタに結合され、前記エミッタは前記第１動作電圧
源に結合される第６トランジスタ；および前記第５トラ
ンジスタのコレクタと前記第６トランジスタのコレクタ
との間で接続される第３抵抗器；によって構成されることを特徴とする請求項７記載の発
振器。
（９）前記回路手段は：前記第１抵抗器の第２端子と前記第２抵抗器の第２端子
との間で結合される加算ノード；ベース、エミッタおよ
びコレクタを有する第７トランジスタであつて、前記コ
レクタは前記加算ノードに結合され、前記エミッタは前
記第１動作電圧源に結合される第７トランジスタ；およ
び前記第５および第６トランジスタのエミッタに結合さ
れかつ前記第７トランジスタのベースに結合されるアノ
ードを有しかつ前記第１動作電圧源に結合されるカソー
ドを有するダイオード手段；によって構成されることを
特徴とする請求項８記載の発振器。
（１０）前記第２電流供給手段は：ベース、エミッタおよびコレクタを有する第８トランジ
スタであって、前記コレクタは前記第１および第２トラ
ンジスタのエミッタに結合され、前記エミッタは電圧が
印加される端子に結合され、前記ベースは前記第７トラ
ンジスタのコレクタに結合される第８トランジスタによ
つて構成されることを特徴とする請求項９記載の発振器
。