JPH04249779A - 半導体のテスト装置 - Google Patents
半導体のテスト装置Info
- Publication number
- JPH04249779A JPH04249779A JP2418453A JP41845390A JPH04249779A JP H04249779 A JPH04249779 A JP H04249779A JP 2418453 A JP2418453 A JP 2418453A JP 41845390 A JP41845390 A JP 41845390A JP H04249779 A JPH04249779 A JP H04249779A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- time
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体のテスト装置に
関し、特に直流特性を試験するときのセットリング時間
最適化を実現する半導体のテスト装置に関する。
関し、特に直流特性を試験するときのセットリング時間
最適化を実現する半導体のテスト装置に関する。
【０００２】
【従来の技術】従来、半導体素子の直流特性を試験する
ときのセットリング時間は、被測定半導体素子の応答時
間のばらつきを考慮し、応答時間の最も長い半導体素子
でも安定して測定できるように、十分に長い時間を設定
し、この設定された時間で測定していた。
ときのセットリング時間は、被測定半導体素子の応答時
間のばらつきを考慮し、応答時間の最も長い半導体素子
でも安定して測定できるように、十分に長い時間を設定
し、この設定された時間で測定していた。
【０００３】
【発明が解決しようとする課題】上述した従来のテスト
装置では、直流特性を測定するときのセットリング時間
が固定であり、かつ被測定素子のばらつきを考慮して十
分長い時間を設定するため、被測定素子の約９割が短い
時間で測定できるにもかかわらず、最大時間で測定する
ことになり、テストタイムの増加を招くという欠点があ
る。さらに、セットリング時間を設定するために、あら
かじめ被測定素子の応答時間のばらつきを調査する必要
があるため、多大な技術工数を要するという問題点もあ
る。
装置では、直流特性を測定するときのセットリング時間
が固定であり、かつ被測定素子のばらつきを考慮して十
分長い時間を設定するため、被測定素子の約９割が短い
時間で測定できるにもかかわらず、最大時間で測定する
ことになり、テストタイムの増加を招くという欠点があ
る。さらに、セットリング時間を設定するために、あら
かじめ被測定素子の応答時間のばらつきを調査する必要
があるため、多大な技術工数を要するという問題点もあ
る。
【０００４】本発明の目的は、最適なセットリング時間
で直流特性を測定できる半導体のテスト装置を提供する
ことにある。
で直流特性を測定できる半導体のテスト装置を提供する
ことにある。
【０００５】
【課題を解決するための手段】前記目的を達成するため
、本発明に係る半導体のテスト装置においては、半導体
素子の直流特性を試験するテスト装置において、測定値
を一定時間毎に記憶する手段と、現在の測定値と前記記
憶した測定値との差を検出する手段と、測定値の差が設
定された範囲内になったときに測定回路に測定開始トリ
ガ信号を送出する手段とを有するものである。
、本発明に係る半導体のテスト装置においては、半導体
素子の直流特性を試験するテスト装置において、測定値
を一定時間毎に記憶する手段と、現在の測定値と前記記
憶した測定値との差を検出する手段と、測定値の差が設
定された範囲内になったときに測定回路に測定開始トリ
ガ信号を送出する手段とを有するものである。
【０００６】
【作用】被測定半導体素子の応答時間を検出し、被測定
半導体素子の応答時間に合わせて、常に最適なセットリ
ング時間で直流特性を測定する。
半導体素子の応答時間に合わせて、常に最適なセットリ
ング時間で直流特性を測定する。
【０００７】
【実施例】次に本発明について図面を参照して説明する
。図１は、本発明の一実施例を示すテスト装置のブロッ
ク図である。図において、測定される入力信号は、クロ
ック発生器３から出力されるクロック信号によって動作
する記憶回路１に接続され、さらに記憶回路１の出力は
、記憶回路２の入力に接続される。この記憶回路１，２
の出力は、差動ＡＭＰ４に接続され、その出力と基準電
圧発生回路の出力とは、コンパレータ６の入力に接続さ
れ、コンパレータ６の出力は、測定回路７のトリガ信号
として接続される。
。図１は、本発明の一実施例を示すテスト装置のブロッ
ク図である。図において、測定される入力信号は、クロ
ック発生器３から出力されるクロック信号によって動作
する記憶回路１に接続され、さらに記憶回路１の出力は
、記憶回路２の入力に接続される。この記憶回路１，２
の出力は、差動ＡＭＰ４に接続され、その出力と基準電
圧発生回路の出力とは、コンパレータ６の入力に接続さ
れ、コンパレータ６の出力は、測定回路７のトリガ信号
として接続される。
【０００８】次に、以上のように構成された本テスト装
置の動作を図２のタイミング図に従って説明する。図２
は、図１中のａ〜ｅ点での信号タイミングを示す。まず
、入力信号ａは、クロック発生器３のクロック信号ｂに
よりサンプリングされ、記憶回路１に記憶される。次に
、クロック信号ｂが順次出力されることにより、記憶回
路１の出力は、次のクロックタイミングで記憶回路２に
記憶される。従って、クロックの数をｎ、その時点での
入力信号値をＶｎとすると、記憶回路１の出力はＶｎ、
記憶回路２の出力はＶｎ＿１となり、差動ＡＭＰ４によ
り、ＶｎとＶｎ＿１の差の信号ｃを出力する。この差の
信号値を比較するために、基準電圧発生回路５より設定
電圧ｄが出力され、コンパレータ６により比較する。前
記クロック信号ｂの間隔による入力信号の差信号ｃが設
定電圧ｄより小さくなると、コンパレータ６の出力ｅが
変化し、測定回路７に測定開始トリガ信号として出力し
、測定を開始する。
置の動作を図２のタイミング図に従って説明する。図２
は、図１中のａ〜ｅ点での信号タイミングを示す。まず
、入力信号ａは、クロック発生器３のクロック信号ｂに
よりサンプリングされ、記憶回路１に記憶される。次に
、クロック信号ｂが順次出力されることにより、記憶回
路１の出力は、次のクロックタイミングで記憶回路２に
記憶される。従って、クロックの数をｎ、その時点での
入力信号値をＶｎとすると、記憶回路１の出力はＶｎ、
記憶回路２の出力はＶｎ＿１となり、差動ＡＭＰ４によ
り、ＶｎとＶｎ＿１の差の信号ｃを出力する。この差の
信号値を比較するために、基準電圧発生回路５より設定
電圧ｄが出力され、コンパレータ６により比較する。前
記クロック信号ｂの間隔による入力信号の差信号ｃが設
定電圧ｄより小さくなると、コンパレータ６の出力ｅが
変化し、測定回路７に測定開始トリガ信号として出力し
、測定を開始する。
【０００９】このように、ある時間経過毎の入力信号の
差を検出し、ある設定電圧以下になったときに、被測定
半導体素子が安定状態になったことを検出して測定を開
始するために、被測定半導体素子のばらつきに追従して
、常に最適なセットリング時間で直流特性を測定するこ
とが可能となる。
差を検出し、ある設定電圧以下になったときに、被測定
半導体素子が安定状態になったことを検出して測定を開
始するために、被測定半導体素子のばらつきに追従して
、常に最適なセットリング時間で直流特性を測定するこ
とが可能となる。
【００１０】
【発明の効果】以上説明したように本発明は、被測定半
導体素子の応答時間を検出し、測定回路に測定開始トリ
ガ信号を送出することにより、測定に要するセットリン
グ時間が常に最適な時間となるため、半導体素子の応答
時間のばらつきにより、無駄なセットリング時間を設定
する必要が無く、テスト時間を最小にすることができる
ため、高価なテスト装置のスループットを飛躍的に向上
させることができる。更に、従来は被測定素子の応答時
間のばらつきをあらかじめテスト技術者が調査してセッ
トリング時間を設定していたが、本発明のテスト時間で
は、応答時間のばらつき調査は不要となり、技術者の工
数削減を図ることができ、且つ信頼性の高いテスト装置
を得ることができるという効果がある。
導体素子の応答時間を検出し、測定回路に測定開始トリ
ガ信号を送出することにより、測定に要するセットリン
グ時間が常に最適な時間となるため、半導体素子の応答
時間のばらつきにより、無駄なセットリング時間を設定
する必要が無く、テスト時間を最小にすることができる
ため、高価なテスト装置のスループットを飛躍的に向上
させることができる。更に、従来は被測定素子の応答時
間のばらつきをあらかじめテスト技術者が調査してセッ
トリング時間を設定していたが、本発明のテスト時間で
は、応答時間のばらつき調査は不要となり、技術者の工
数削減を図ることができ、且つ信頼性の高いテスト装置
を得ることができるという効果がある。
【図１】本発明の実施例に係る半導体素子のテスト装置
を示すブロック図である。
を示すブロック図である。
【図２】図１のａ〜ｅ点における信号タイミングを示す
タイムチャート図である。
タイムチャート図である。
１ 記憶回路
２ 記憶回路
３ クロック発生器
４ 差動ＡＭＰ
５ 基準電圧発生回路
６ コンパレータ
７ 測定回路
Claims (1)
- 【請求項１】 半導体素子の直流特性を試験するテス
ト装置において、測定値を一定時間毎に記憶する手段と
、現在の測定値と前記記憶した測定値との差を検出する
手段と、測定値の差が設定された範囲内になったときに
測定回路に測定開始トリガ信号を送出する手段とを有す
ることを特徴とする半導体のテスト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418453A JPH04249779A (ja) | 1990-12-28 | 1990-12-28 | 半導体のテスト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2418453A JPH04249779A (ja) | 1990-12-28 | 1990-12-28 | 半導体のテスト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04249779A true JPH04249779A (ja) | 1992-09-04 |
Family
ID=18526289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2418453A Pending JPH04249779A (ja) | 1990-12-28 | 1990-12-28 | 半導体のテスト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04249779A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253323A (zh) * | 2011-06-14 | 2011-11-23 | 中国科学院半导体研究所 | 测量电子自旋相关输运的变温显微测量系统 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991377A (ja) * | 1982-11-18 | 1984-05-26 | Toshiba Corp | 集積回路用直流試験装置 |
| JPS60131478A (ja) * | 1983-12-19 | 1985-07-13 | Sharp Corp | 計測装置 |
-
1990
- 1990-12-28 JP JP2418453A patent/JPH04249779A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5991377A (ja) * | 1982-11-18 | 1984-05-26 | Toshiba Corp | 集積回路用直流試験装置 |
| JPS60131478A (ja) * | 1983-12-19 | 1985-07-13 | Sharp Corp | 計測装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102253323A (zh) * | 2011-06-14 | 2011-11-23 | 中国科学院半导体研究所 | 测量电子自旋相关输运的变温显微测量系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539897B2 (ja) | 漏れ電流試験装置 | |
| JPH04249779A (ja) | 半導体のテスト装置 | |
| JP2002074986A (ja) | Ｄｃ試験装置及び半導体試験装置 | |
| US5315242A (en) | Method for measuring AC specifications of microprocessor | |
| JP4156105B2 (ja) | Ｉｃ試験装置 | |
| JP3323121B2 (ja) | 半導体装置の測定方法及び測定装置 | |
| US6445207B1 (en) | IC tester and IC test method | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP2008275411A (ja) | モニタリング装置 | |
| JPS5814989B2 (ja) | ロジック素子あるいはロジック回路の動作速度試験回路 | |
| JP2543721Y2 (ja) | 波形測定装置 | |
| JP2000227448A (ja) | Ｄｃ測定装置 | |
| JP2601849Y2 (ja) | Ｌｓｉテスタ | |
| JP3238867B2 (ja) | 電池電圧測定方法および装置 | |
| JP3192282B2 (ja) | 半導体集積回路 | |
| WO2025121020A1 (ja) | 試験装置および試験方法 | |
| JPH0621816A (ja) | Ｄ／ａコンバータテスト回路 | |
| JPH09214296A (ja) | 半導体装置のシュミット入力バッファ回路とその検査方法 | |
| JPH05249191A (ja) | 集積回路検査装置 | |
| JPH04225177A (ja) | 半導体装置のスルーレート測定装置 | |
| JPH03138579A (ja) | ディジタルｉｃ用試験装置 | |
| JP2002340991A (ja) | 半導体装置及びそのａｃスペック検査方法 | |
| JPH09325174A (ja) | 半導体検査装置 | |
| JPH07110359A (ja) | Ｌｓｉ試験装置 | |
| JPH10123224A (ja) | 集積回路装置のテスト方法 |