JPH04250655A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH04250655A JPH04250655A JP2387591A JP2387591A JPH04250655A JP H04250655 A JPH04250655 A JP H04250655A JP 2387591 A JP2387591 A JP 2387591A JP 2387591 A JP2387591 A JP 2387591A JP H04250655 A JPH04250655 A JP H04250655A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- cap
- package body
- wiring pattern
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 239000004020 conductor Substances 0.000 abstract description 6
- 229910000679 solder Inorganic materials 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は集積回路素子を実装した
ピングリッドアレイパッケージ（以下、ＰＧＡパッケー
ジと称する）構造の集積回路装置に関する。
ピングリッドアレイパッケージ（以下、ＰＧＡパッケー
ジと称する）構造の集積回路装置に関する。
【０００２】
【従来の技術】従来のＰＧＡパッケージとして、図３（
ａ）に示すフェースアップ型と、図３（ｂ）に示すフェ
ースダウン型がある。フェースアップ型は、ＰＧＡパッ
ケージ本体１１の上面に凹部１２を形成し、ここに集積
回路素子１３を内装し、ＰＧＡパッケージ本体１１の下
面に突出された多数本の信号ピン１４に図外の配線パタ
ーンと導電ワイヤ１５を介して電気接続している。１６
はキャップである。又、フェースダウン型は、ＰＧＡパ
ッケージ本体２１の下面に下向きの凹部２２を形成し、
ここに集積回路素子２３を下向きに内装し、ＰＧＡパッ
ケージ本体２１の下面周囲に突出された多数本の信号ピ
ン２４に図外の配線パターンと導電ワイヤ２５を介して
電気接続している。２６はキャップである。
ａ）に示すフェースアップ型と、図３（ｂ）に示すフェ
ースダウン型がある。フェースアップ型は、ＰＧＡパッ
ケージ本体１１の上面に凹部１２を形成し、ここに集積
回路素子１３を内装し、ＰＧＡパッケージ本体１１の下
面に突出された多数本の信号ピン１４に図外の配線パタ
ーンと導電ワイヤ１５を介して電気接続している。１６
はキャップである。又、フェースダウン型は、ＰＧＡパ
ッケージ本体２１の下面に下向きの凹部２２を形成し、
ここに集積回路素子２３を下向きに内装し、ＰＧＡパッ
ケージ本体２１の下面周囲に突出された多数本の信号ピ
ン２４に図外の配線パターンと導電ワイヤ２５を介して
電気接続している。２６はキャップである。
【０００３】
【発明が解決しようとする課題】上述した従来のＰＧＡ
パッケージにおいて、フェースアップ型では、集積回路
素子１３を実装するＰＧＡパッケージ本体１１の下面に
は、凹部１２の直下の位置にも信号ピン１４を形成する
ことができ、多数の信号ピンが必要とされる集積回路装
置では小型化を図る上で有利である。しかし、集積回路
素子で発生する熱は、凹部１２からキャップ１６までパ
ッケージ内を伝導しなければならないため、熱抵抗が大
きくなり放熱性が劣るという問題がある。
パッケージにおいて、フェースアップ型では、集積回路
素子１３を実装するＰＧＡパッケージ本体１１の下面に
は、凹部１２の直下の位置にも信号ピン１４を形成する
ことができ、多数の信号ピンが必要とされる集積回路装
置では小型化を図る上で有利である。しかし、集積回路
素子で発生する熱は、凹部１２からキャップ１６までパ
ッケージ内を伝導しなければならないため、熱抵抗が大
きくなり放熱性が劣るという問題がある。
【０００４】一方、フェースダウン型は、集積回路素子
で発生する熱は凹部２２からＰＧＡパッケージ本体２１
の上面にまで最短距離で放熱することができ放熱性に優
れている。しかし、キャップ２６を設けた箇所には信号
ピン２４を配設することができないため、多数の信号ピ
ンを配設する場合にはＰＧＡパッケージ本体が大きくな
り、集積回路装置の小型化が難しいという問題がある。 本発明の目的は小型化を図る一方で、放熱性に優れかつ
多数の信号ピンの配設が可能な集積回路装置を提供する
ことにある。
で発生する熱は凹部２２からＰＧＡパッケージ本体２１
の上面にまで最短距離で放熱することができ放熱性に優
れている。しかし、キャップ２６を設けた箇所には信号
ピン２４を配設することができないため、多数の信号ピ
ンを配設する場合にはＰＧＡパッケージ本体が大きくな
り、集積回路装置の小型化が難しいという問題がある。 本発明の目的は小型化を図る一方で、放熱性に優れかつ
多数の信号ピンの配設が可能な集積回路装置を提供する
ことにある。
【０００５】
【課題を解決するための手段】本発明の集積回路装置は
、下面に下向き凹部を形成したＰＧＡパッケージ本体と
、この凹部内に内装した集積回路素子と、凹部の開口を
塞ぐキャップと、ＰＧＡパッケージ本体及びキャップの
下面に夫々突出された信号ピンと、ＰＧＡパッケージ本
体に設けられて集積回路素子とパッケージ本体の信号ピ
ンとを電気接続する配線パターンと、キャップに設けら
れてキャップの信号ピンに電気接続される配線パターン
と、前記パッケージ本体とキャップの各配線パターンを
相互に電気接続する導体パッドとを備えており、集積回
路素子を配線パターンを介して各信号ピンに電気接続し
ている。
、下面に下向き凹部を形成したＰＧＡパッケージ本体と
、この凹部内に内装した集積回路素子と、凹部の開口を
塞ぐキャップと、ＰＧＡパッケージ本体及びキャップの
下面に夫々突出された信号ピンと、ＰＧＡパッケージ本
体に設けられて集積回路素子とパッケージ本体の信号ピ
ンとを電気接続する配線パターンと、キャップに設けら
れてキャップの信号ピンに電気接続される配線パターン
と、前記パッケージ本体とキャップの各配線パターンを
相互に電気接続する導体パッドとを備えており、集積回
路素子を配線パターンを介して各信号ピンに電気接続し
ている。
【０００６】
【作用】本発明によれば、フェースアップ型パッケージ
の利点である小型化と、フェースダウン型パッケージの
利点である放熱性の両方の利点を同時に満たすことが可
能となる。
の利点である小型化と、フェースダウン型パッケージの
利点である放熱性の両方の利点を同時に満たすことが可
能となる。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例を示しており、同図（ａ
）は斜視図、同図（ｂ）はその中央の断面図である。図
示のように、ＰＧＡパッケージ本体１は下面の中央部に
下向きの凹部２を形成し、この凹部の上底面に集積回路
素子３を下向きに内装している。又、前記ＰＧＡパッケ
ージ１の下面には凹部２の周囲に多数本の信号ピン４Ａ
を突出させている。そして、ＰＧＡパッケージ本体１の
内部に設けた配線パターン５Ａに集積回路素子３を導電
ワイヤ６を用いて電気接続することで、この配線パター
ン５Ａにより集積回路素子３を前記各信号ピン４Ａに電
気接続する。又、集積回路素子３或いは信号ピン４に接
続される配線パターン５Ａの一部は凹部２の内縁に沿っ
て配設した導電パッド７Ａに電気接続している。
る。図１は本発明の第１実施例を示しており、同図（ａ
）は斜視図、同図（ｂ）はその中央の断面図である。図
示のように、ＰＧＡパッケージ本体１は下面の中央部に
下向きの凹部２を形成し、この凹部の上底面に集積回路
素子３を下向きに内装している。又、前記ＰＧＡパッケ
ージ１の下面には凹部２の周囲に多数本の信号ピン４Ａ
を突出させている。そして、ＰＧＡパッケージ本体１の
内部に設けた配線パターン５Ａに集積回路素子３を導電
ワイヤ６を用いて電気接続することで、この配線パター
ン５Ａにより集積回路素子３を前記各信号ピン４Ａに電
気接続する。又、集積回路素子３或いは信号ピン４に接
続される配線パターン５Ａの一部は凹部２の内縁に沿っ
て配設した導電パッド７Ａに電気接続している。
【０００８】一方、前記凹部２の開口はＰＧＡパッケー
ジ本体１の下面と略同一面に設けられたキャップ８によ
り封止される。このキャップ８の下面には複数本の信号
ピン４Ｂを突出させ、各信号ピン４Ｂはキャップ８の内
部に設けた配線パターン５Ｂに電気接続し、更にキャッ
プ８の周縁に配設した導電パッド７Ｂに電気接続してい
る。そして、キャップ８の周縁と凹部２の内縁に夫々配
設された導体パッド７Ｂ，７Ａは、対向するもの同士が
半田９や導電材料等により相互に電気接続されている。
ジ本体１の下面と略同一面に設けられたキャップ８によ
り封止される。このキャップ８の下面には複数本の信号
ピン４Ｂを突出させ、各信号ピン４Ｂはキャップ８の内
部に設けた配線パターン５Ｂに電気接続し、更にキャッ
プ８の周縁に配設した導電パッド７Ｂに電気接続してい
る。そして、キャップ８の周縁と凹部２の内縁に夫々配
設された導体パッド７Ｂ，７Ａは、対向するもの同士が
半田９や導電材料等により相互に電気接続されている。
【０００９】この構成によれば、従来の所謂フェースダ
ウン型のＰＧＡパッケージを構成しながら、集積回路素
子３を内装した部分、即ちキャップ８を配設した部分に
も信号ピン４Ｂを配設することが可能となり、多数の信
号ピンが要求される場合でもフェースアップ型のパッケ
ージのようにＰＧＡパッケージを大型化する必要がない
。一方、この構成はフェースダウン型の利点である放熱
性に優れた効果をそのまま発揮することができる。
ウン型のＰＧＡパッケージを構成しながら、集積回路素
子３を内装した部分、即ちキャップ８を配設した部分に
も信号ピン４Ｂを配設することが可能となり、多数の信
号ピンが要求される場合でもフェースアップ型のパッケ
ージのようにＰＧＡパッケージを大型化する必要がない
。一方、この構成はフェースダウン型の利点である放熱
性に優れた効果をそのまま発揮することができる。
【００１０】尚、本発明における信号ピンは電源ピン又
はＧＮＤピンを含むことは言うまでもない。又、キャッ
プ側に電源ピン又はＧＮＤピンを設けた場合には、これ
らを導電パッドを介して集積回路素子に電気接続するよ
うに配線パターンを設計する必要があることは勿論であ
る。
はＧＮＤピンを含むことは言うまでもない。又、キャッ
プ側に電源ピン又はＧＮＤピンを設けた場合には、これ
らを導電パッドを介して集積回路素子に電気接続するよ
うに配線パターンを設計する必要があることは勿論であ
る。
【００１１】図２は本発明の第２実施例を示す。この実
施例ではＰＧＡパッケージ本体１の凹部２の内側面とキ
ャップ８の外側面に夫々導電パッド７Ａ′，７Ｂ′を形
成し、キャップ８をＰＧＡパッケージ本体１の凹部２に
嵌合させたときに各導電パッド７Ａ′，７Ｂ′が相互に
電気的に接触されるように構成している。この場合、各
導電パッドの接続手法としては、各導電パッドの上に半
田バンプを形成しておき、ＰＧＡパッケージ本体とキャ
ップとを嵌合したあと熱を加えることにより電気的に接
続することも可能である。
施例ではＰＧＡパッケージ本体１の凹部２の内側面とキ
ャップ８の外側面に夫々導電パッド７Ａ′，７Ｂ′を形
成し、キャップ８をＰＧＡパッケージ本体１の凹部２に
嵌合させたときに各導電パッド７Ａ′，７Ｂ′が相互に
電気的に接触されるように構成している。この場合、各
導電パッドの接続手法としては、各導電パッドの上に半
田バンプを形成しておき、ＰＧＡパッケージ本体とキャ
ップとを嵌合したあと熱を加えることにより電気的に接
続することも可能である。
【００１２】
【発明の効果】以上説明したように本発明は、フェース
ダウン型パッケージにおけるキャップに信号ピンを配設
し、かつＰＧＡパッケージ本体とキャップに夫々設けた
配線パターンを導電パッドにより相互に電気接続するこ
とにより、フェースアップ型パッケージの特徴である多
数の信号ピンの配列を可能にして集積回路装置の小型化
を図るという利点が得られる一方、フェースダウン型パ
ッケージの特徴である放熱性を高めることができるとい
う効果を得ることができる。
ダウン型パッケージにおけるキャップに信号ピンを配設
し、かつＰＧＡパッケージ本体とキャップに夫々設けた
配線パターンを導電パッドにより相互に電気接続するこ
とにより、フェースアップ型パッケージの特徴である多
数の信号ピンの配列を可能にして集積回路装置の小型化
を図るという利点が得られる一方、フェースダウン型パ
ッケージの特徴である放熱性を高めることができるとい
う効果を得ることができる。
【図１】本発明の第１実施例を示し、（ａ）は斜視図、
（ｂ）はその中央部分の断面図である。
（ｂ）はその中央部分の断面図である。
【図２】本発明の第２実施例の斜視図である。
【図３】従来の集積回路装置を示し、（ａ）はフェース
アップ型パッケージの断面図、（ｂ）はフェースダウン
型パッケージの断面図である。
アップ型パッケージの断面図、（ｂ）はフェースダウン
型パッケージの断面図である。
１ ＰＧＡパッケージ本体
２ 凹部
３ 集積回路素子
４Ａ，４Ｂ 信号ピン
５Ａ，５Ｂ 配線パターン
７Ａ，７Ｂ 導電パッド
８ キャップ
Claims (1)
- 【請求項１】 下面に下向き凹部を形成したセラミッ
クピングリッドアレイパッケージ本体と、この凹部内に
内装した集積回路素子と、前記凹部の開口を塞ぐキャッ
プと、前記パッケージ本体及びキャップの下面に夫々突
出された信号ピンと、前記パッケージ本体に設けられて
前記集積回路素子とパッケージ本体の信号ピンとを電気
接続する配線パターンと、前記キャップに設けられてキ
ャップの信号ピンに電気接続される配線パターンと、前
記パッケージ本体とキャップの各配線パターンを相互に
電気接続する導体パッドとを備え、前記集積回路素子を
前記配線パターンを介して前記各信号ピンに電気接続し
たことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2387591A JPH04250655A (ja) | 1991-01-25 | 1991-01-25 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2387591A JPH04250655A (ja) | 1991-01-25 | 1991-01-25 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04250655A true JPH04250655A (ja) | 1992-09-07 |
Family
ID=12122624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2387591A Pending JPH04250655A (ja) | 1991-01-25 | 1991-01-25 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04250655A (ja) |
-
1991
- 1991-01-25 JP JP2387591A patent/JPH04250655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5247281B2 (ja) | 分布中心を有する周辺マトリックス・ボール・グリッド・アレイ回路パッケージ | |
| US5583377A (en) | Pad array semiconductor device having a heat sink with die receiving cavity | |
| KR950030321A (ko) | 반도체장치 및 그 제조방법 및 기판 | |
| KR960026505A (ko) | 반도체 장치 및 그 제조방법 | |
| JP3602968B2 (ja) | 半導体装置およびその基板接続構造 | |
| JPH1084076A (ja) | 半導体装置およびその製造方法 | |
| US5399904A (en) | Array type semiconductor device having insulating circuit board | |
| JPH0774278A (ja) | セラミック・パッケージ組立部品 | |
| JP2737318B2 (ja) | 混成集積回路装置 | |
| JPH10189653A (ja) | 半導体素子およびこの半導体素子を有する回路モジュール | |
| US5627408A (en) | Wire bonding structure for semiconductor devices | |
| KR19980025603A (ko) | 반도체 패키지 및 그의 소켓 | |
| JP3625714B2 (ja) | 半導体装置 | |
| JPH04250655A (ja) | 集積回路装置 | |
| US6674163B1 (en) | Package structure for a semiconductor device | |
| JP3942495B2 (ja) | 半導体装置 | |
| KR20040037561A (ko) | 반도체패키지 | |
| JPH023621Y2 (ja) | ||
| JPS645893Y2 (ja) | ||
| KR100206973B1 (ko) | 칩 사이즈 패키지 | |
| JP4225243B2 (ja) | 半導体装置及び基板接続構造 | |
| JPS62123744A (ja) | 半導体装置 | |
| JPH07106470A (ja) | 半導体装置 | |
| KR970004617Y1 (ko) | 하이 스피드용 볼 그리드 어레이 패키지 | |
| JP2727654B2 (ja) | 半導体集積回路素子搭載用パッケージ |