JPH023621Y2 - - Google Patents

Info

Publication number
JPH023621Y2
JPH023621Y2 JP1984000403U JP40384U JPH023621Y2 JP H023621 Y2 JPH023621 Y2 JP H023621Y2 JP 1984000403 U JP1984000403 U JP 1984000403U JP 40384 U JP40384 U JP 40384U JP H023621 Y2 JPH023621 Y2 JP H023621Y2
Authority
JP
Japan
Prior art keywords
bonding pads
chip
container
bonding
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1984000403U
Other languages
English (en)
Other versions
JPS60113636U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1984000403U priority Critical patent/JPS60113636U/ja
Publication of JPS60113636U publication Critical patent/JPS60113636U/ja
Application granted granted Critical
Publication of JPH023621Y2 publication Critical patent/JPH023621Y2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5453—Dispositions of bond wires connecting between multiple bond pads on a chip, e.g. daisy chain
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view

Landscapes

  • Wire Bonding (AREA)

Description

【考案の詳細な説明】 （考案の技術分野） 本考案は半導体集積回路装置の電極構造に関す
るものである。
（従来例） 近年、半導体集積回路装置の応用範囲は著しく
拡大した。それに伴いセラミツク、サーデイツ
プ、モールド、ミニモールド、フラツトパツク等
の半導体集積回路装置を収納するパツケージも多
様化した。パツケージの種類が異なると、当然チ
ツプを載置する基板上の電極の位置も異る。第１
図のａ，ｂは代表的な容器の基板上の電極の位置
を示したものである。第１図ａはチツプマウント
領域１０２の四辺に電極１０１を有しており、同
図ｂはチツプマウント領域１０２′の２辺に電極
１０１′を有している。第２図のａ，ｂは第１図
のａ，ｂのそれぞれの容器基板に対応した半導体
集積回路チツプ２０１，２０１′（以後チツプと
称す）上のボンデイングパツド２０２，２０２′
の位置を示したものである。第２図ａではボンデ
イングパツト２０２はチツプ２０１の四辺にある
が、同図ｂではボンデイングパツド２０２′はチ
ツプ２０１′の２辺にある。第３図のａ，ｂは第
２図のａ，ｂのチツプ２０１，２０１′を第１図
のａ，ｂのそれぞれ対応した容器基板に載置し、
所定の金属細線３０１，３０１′による配線を施
した場合である。第４図のａ，ｂは対応しない容
器基板上に載置し、所定の金属細線４０１，４０
１′による配線を施した場合である。通常の半導
体集積回路装置の設計では第３図の様にボンデイ
ングパツド２０２，２０２′の位置は容器基板の
電極１０１，１０１′の位置に合せて設計してい
るため、第４図の様に異なる容器基板にチツプ２
０１，２０１′を載置すると金属細線４０１，４
０１′が交叉又は著しく接近し短絡の恐れがある
ため実用的でない事がわかる。
この様に、種類の異なる容器に同一のペレツト
を収納することはむずかしい。
（考案の目的） 本考案の目的は同一のチツプで多種類の容器に
収容する事を可能とする半導体集積回路装置を提
供するものである。
（考案の構成） 本考案によれば、同一の電極にボンデイングパ
ツトを複数個有し、そのうちのいずれかにボンデ
イングしている事を特徴とする半導体集積回路装
置を得る。
（実施例） 次に、本考案を図面を参照してより詳細に説明
する。
第５図は本考案の一実施例によるチツプ５０１
表面のボンデイングパツド５０２の配置を示した
ものである。ボンデイングパツド５０２のパツド
番号３番、６番、11番、14番のパツドを２個置
き、これらを配線５０４で互いに接続しておき、
容器基板の種類によりいずれか一方に金属細線を
ボンデイングする。このようにする事により容器
基板上の電極の位置が異なつていても金属細線の
交叉なしにボンデイングができる。第６図a.bは
第５図にそれぞれ示したチツプ５０１を第１図の
ａ，ｂの各容器基板に収納した場合である。各ボ
ンデイングパツド５０２と電極６０１とを接続す
る金属線７０１，７０１′の交さや異常な接近が
ないため、安全に収容できる。
以上の実施例ではボンデイングパツド５０２を
２個隣接配置した場合であるが、３個以上隣接配
置する場合でも同様に本考案を適用できる。
以上詳細に説明したように、本考案によると同
一チツプを多種類の容器に組立る事ができる。こ
のため、容器を用いて半導体装置を組立る時にも
チツプを作り直す必要がなく、製造コストを低減
できる。
【図面の簡単な説明】
第１図ａ，ｂは従来の代表的な容器基板の電極
配置の例を示す平面図である。第２図ａ，ｂは第
１図のａ，ｂのパツケージに合せたボンデイング
パツドをもつチツプの平面図である。第３図ａ，
ｂは第２図ａ，ｂのペレツトを第１図ａ，ｂのそ
れぞれ対応した容器に収納した場合の内部平面図
である。第４図ａ，ｂのペレツトを対応しない容
器に収納した場合の内部平面図である。第５図は
本考案の一実施例を示す平面図である。第６図は
本考案の一実施例のペレツトを第１図ａ，ｂそれ
ぞれの容器に収納した場合の内部平面図である。 １０１，１０１′，６０１……容器基板の電極、
１０２，１０２′……チツプ載置部、２０１，２
０１′，５０１……チツプ、２０２，２０２′，５
０２……ボンデイングパツド、３０１，３０１′，
４０１，４０１′，７０１，７０１′……金属細
線、５０４……配線層。

Claims (1)

    【実用新案登録請求の範囲】
  1. 半導体チツプの第１の辺に沿つて多数のボンデ
    イングパツトが配され、該第１の辺と第２の辺に
    よつて規定される角部において、前記ボンデイン
    グパツトのうち複数のボンデイングパツトが電気
    的に共通接続され、該第２の辺には少くとも１つ
    のボンデイングパツトが配置されて、上記第１の
    辺および第２の辺のボンデイングパツトには、前
    記の共通接続されたボンデイングパツトの一部を
    除いて金属細線が接続されていることを特徴とす
    る半導体集積回路。
JP1984000403U 1984-01-06 1984-01-06 半導体集積回路装置 Granted JPS60113636U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1984000403U JPS60113636U (ja) 1984-01-06 1984-01-06 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1984000403U JPS60113636U (ja) 1984-01-06 1984-01-06 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPS60113636U JPS60113636U (ja) 1985-08-01
JPH023621Y2 true JPH023621Y2 (ja) 1990-01-29

Family

ID=30472210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1984000403U Granted JPS60113636U (ja) 1984-01-06 1984-01-06 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS60113636U (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636578Y2 (ja) * 1987-04-10 1994-09-21 日本電気株式会社 半導体集積回路
JP2679669B2 (ja) * 1995-02-28 1997-11-19 日本電気株式会社 半導体装置
JP4566860B2 (ja) * 2005-08-19 2010-10-20 ルネサスエレクトロニクス株式会社 半導体集積回路装置の設計装置および配線方法ならびにプログラム
JP2015173205A (ja) * 2014-03-12 2015-10-01 株式会社東芝 半導体装置及びワイヤボンディング装置

Also Published As

Publication number Publication date
JPS60113636U (ja) 1985-08-01

Similar Documents

Publication Publication Date Title
JP4068336B2 (ja) 半導体装置
US5596225A (en) Leadframe for an integrated circuit package which electrically interconnects multiple integrated circuit die
JPS5936249U (ja) 少くとも１つの集積回路デバイスのためのフラツト・パツケ−ジ
JPH04179264A (ja) 樹脂封止型半導体装置
JPH064595Y2 (ja) ハイブリッドｉｃ
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JPH023621Y2 (ja)
US5801927A (en) Ceramic package used for semiconductor chips different in layout of bonding pads
JP2618883B2 (ja) 半導体装置
JPH02229461A (ja) 半導体装置
JPH0719165Y2 (ja) マルチチップ構造
JPH0787236B2 (ja) 半導体実装装置
JPH0142344Y2 (ja)
JP2587722Y2 (ja) 半導体装置
JPH06103731B2 (ja) 半導体パッケ−ジ
JPS6375069U (ja)
JPH0631723Y2 (ja) 半導体装置
KR100230750B1 (ko) 반도체 패키지
JP2826518B2 (ja) 半導体装置
JP2562773Y2 (ja) 半導体集積回路素子
JPS62173728A (ja) 混成集積回路
JPH0428245A (ja) 半導体装置
JPH0387054A (ja) 半導体装置
JPH0710972U (ja) 回路基板
JPH04364062A (ja) 半導体装置