JPH04251933A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04251933A JPH04251933A JP130591A JP130591A JPH04251933A JP H04251933 A JPH04251933 A JP H04251933A JP 130591 A JP130591 A JP 130591A JP 130591 A JP130591 A JP 130591A JP H04251933 A JPH04251933 A JP H04251933A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- oxide film
- oxidation
- holder
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特に，ＭＯＳ型半導体素子のゲート酸化膜等の形
成方法に関する。
係り，特に，ＭＯＳ型半導体素子のゲート酸化膜等の形
成方法に関する。
【０００２】近年，半導体装置の高集積化，微細化技術
の技術進歩は著しく，これに伴って，良質で薄いゲート
酸化膜の形成技術の開発が要求されている。
の技術進歩は著しく，これに伴って，良質で薄いゲート
酸化膜の形成技術の開発が要求されている。
【０００３】
【従来の技術】図４は従来例の説明図である。図におい
て，１８は半導体基板， １９は石英管， ２０はヒー
タ， ２１は酸素（Ｏ２）ガス，２２はガス導入口，
２３はガス排出口， ２４はウエハホルダである。
て，１８は半導体基板， １９は石英管， ２０はヒー
タ， ２１は酸素（Ｏ２）ガス，２２はガス導入口，
２３はガス排出口， ２４はウエハホルダである。
【０００４】半導体素子の高集積化により，ＭＯＳ型ト
ランジスタのゲート酸化膜の厚さは，ますます薄くなっ
てきている。薄いゲート酸化膜を形成する場合に，図４
のような横型のバッチ式の酸化炉において，数十枚の半
導体基板１８をウエハホルダ２４上に装填し，酸化温度
を低くして酸化を行ない，続けて，アルゴン（Ａｒ）ア
ニールを行うことで，酸化膜の膜質を改善し，信頼性を
確保している。
ランジスタのゲート酸化膜の厚さは，ますます薄くなっ
てきている。薄いゲート酸化膜を形成する場合に，図４
のような横型のバッチ式の酸化炉において，数十枚の半
導体基板１８をウエハホルダ２４上に装填し，酸化温度
を低くして酸化を行ない，続けて，アルゴン（Ａｒ）ア
ニールを行うことで，酸化膜の膜質を改善し，信頼性を
確保している。
【０００５】しかし，低温酸化のための半導体基板の処
理時間の増加や膜質の劣化， 半導体基板の大口径化に
よる半導体基板内の膜厚分布の悪化，それに伴う半導体
基板処理枚数の減少という問題が生じている。
理時間の増加や膜質の劣化， 半導体基板の大口径化に
よる半導体基板内の膜厚分布の悪化，それに伴う半導体
基板処理枚数の減少という問題が生じている。
【０００６】
【発明が解決しようとする課題】このために， バイポ
ーラトランジスタのエミッタを形成する場合に，枚葉式
の縦型炉を使用している。
ーラトランジスタのエミッタを形成する場合に，枚葉式
の縦型炉を使用している。
【０００７】この炉は，高温，短時間の熱処理を行なえ
るので膜質が良く，半導体基板の面内分布の良いゲート
酸化膜が得られる。同様な目的で急熱急冷熱処理（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅｌｉｎｇ） 装置を
用いる方法もあるが， 熱ストレスによる結晶欠陥，
温度分布の不均一による膜厚の不均一や，再現性の良く
ないこと等， 実用的には問題が多い。
るので膜質が良く，半導体基板の面内分布の良いゲート
酸化膜が得られる。同様な目的で急熱急冷熱処理（Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅｌｉｎｇ） 装置を
用いる方法もあるが， 熱ストレスによる結晶欠陥，
温度分布の不均一による膜厚の不均一や，再現性の良く
ないこと等， 実用的には問題が多い。
【０００８】本発明は， 枚葉式の縦型炉を使用して，
上記問題点を解決することを目的として提供されるも
のである。
上記問題点を解決することを目的として提供されるも
のである。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１は半導体基板，２は石英管，
３は高温加熱ヒータ，４は低温加熱ヒータ，５は酸化性
ガス，６はガス導入口，７はガス排出口である。
図である。図において，１は半導体基板，２は石英管，
３は高温加熱ヒータ，４は低温加熱ヒータ，５は酸化性
ガス，６はガス導入口，７はガス排出口である。
【００１０】上記の問題点を解決するための方策として
， 熱ストレスを低減するように， 予熱ができる装置
を付加した縦型炉を使用する。即ち， 本発明の目的は
， 図１（ａ）に示すように，酸化性雰囲気中で半導体
基板を酸化の進まないような低い温度で余熱する工程と
，続いて，図１（ｂ）に示すように，酸化性雰囲気中で
該基板を高温で加熱して酸化膜を形成する工程とを含む
ことにより達成される。
， 熱ストレスを低減するように， 予熱ができる装置
を付加した縦型炉を使用する。即ち， 本発明の目的は
， 図１（ａ）に示すように，酸化性雰囲気中で半導体
基板を酸化の進まないような低い温度で余熱する工程と
，続いて，図１（ｂ）に示すように，酸化性雰囲気中で
該基板を高温で加熱して酸化膜を形成する工程とを含む
ことにより達成される。
【００１１】
【作用】酸化膜形成炉において， あらかじめ余熱装置
で半導体基板の温度を徐々に上げておくため， 基板に
熱ストレスが入らず， 良質な膜質の酸化膜が得られる
。
で半導体基板の温度を徐々に上げておくため， 基板に
熱ストレスが入らず， 良質な膜質の酸化膜が得られる
。
【００１２】
【実施例】図２は熱ストレス低減のための余熱炉付の枚
葉式連続処理用縦型炉である。図において，８はシリコ
ン（Ｓｉ）ウエハ，９は石英チャンバ，１０は酸素（Ｏ
２）ガス， １１はガス導入口， １２はガス排出口，
１３はヒータ， １４はハロゲンランプ， １５は反
射板， １６はウエハホルダ， １７はウエハチャンバ
である。
葉式連続処理用縦型炉である。図において，８はシリコ
ン（Ｓｉ）ウエハ，９は石英チャンバ，１０は酸素（Ｏ
２）ガス， １１はガス導入口， １２はガス排出口，
１３はヒータ， １４はハロゲンランプ， １５は反
射板， １６はウエハホルダ， １７はウエハチャンバ
である。
【００１３】図２に示す装置により， 本発明の一実施
例について説明する。先ずＳｉウエハ８はウエハチャン
バ１７を経てウエハホルダ１６にセットされる。ウエハ
の導入口は上下いずれでも良い。
例について説明する。先ずＳｉウエハ８はウエハチャン
バ１７を経てウエハホルダ１６にセットされる。ウエハ
の導入口は上下いずれでも良い。
【００１４】ウエハ導入口の反対側にガス導入口１１を
設ける。次に， ガス導入口１１より Ｏ２ ガス１０
を１０ｌ／ｍｉｎの割合で石英チャンバ９に流す。
続いて， ウエハホルダ１６は余熱部に入り， 反射板
１５の付いたハロゲンランプ１４が点灯し酸化が進まな
い ４５０〜６００ ℃までＳｉウエハ８を温める。
設ける。次に， ガス導入口１１より Ｏ２ ガス１０
を１０ｌ／ｍｉｎの割合で石英チャンバ９に流す。
続いて， ウエハホルダ１６は余熱部に入り， 反射板
１５の付いたハロゲンランプ１４が点灯し酸化が進まな
い ４５０〜６００ ℃までＳｉウエハ８を温める。
【００１５】Ｓｉウエハ８の全体が良く温まったら，
高温部にＳｉウエハ８を移動し， ヒータ１３によりコ
ントロール加熱して，１，０００〜１，２００ ℃の高
温で３０秒間の酸化を行ない ２５０Åの厚さにゲート
酸化膜を形成する。その後， アルゴン（Ａｒ）雰囲気
中， １，１００℃で１０秒間のアニールを行う。
高温部にＳｉウエハ８を移動し， ヒータ１３によりコ
ントロール加熱して，１，０００〜１，２００ ℃の高
温で３０秒間の酸化を行ない ２５０Åの厚さにゲート
酸化膜を形成する。その後， アルゴン（Ａｒ）雰囲気
中， １，１００℃で１０秒間のアニールを行う。
【００１６】酸化に使用するガスは通常Ｏ２だけでも良
いが， 酸化レートのコントロールや，膜質改善のため
には， 塩酸（ＨＣｌ） やＡｒ等を導入しても良い。 本発明の余熱付縦型炉を使用した酸化方法により形成し
たＭＯＳＴｒのゲート酸化膜の耐圧を従来例の横型バッ
チ炉により形成したゲート酸化膜の耐圧と比較した結果
を図３に示す。
いが， 酸化レートのコントロールや，膜質改善のため
には， 塩酸（ＨＣｌ） やＡｒ等を導入しても良い。 本発明の余熱付縦型炉を使用した酸化方法により形成し
たＭＯＳＴｒのゲート酸化膜の耐圧を従来例の横型バッ
チ炉により形成したゲート酸化膜の耐圧と比較した結果
を図３に示す。
【００１７】図３で明らかなように，本発明の実施例で
は耐圧の劣化が殆どなく，良質な酸化膜が形成されてい
る。
は耐圧の劣化が殆どなく，良質な酸化膜が形成されてい
る。
【００１８】
【発明の効果】本発明の枚葉式縦型炉を用いてゲート酸
化膜を形成すれば， 膜質が改善されて， 耐圧が劣化
することがなく， また連続式の炉で短時間熱処理が行
なえるためスループットが向上する。
化膜を形成すれば， 膜質が改善されて， 耐圧が劣化
することがなく， また連続式の炉で短時間熱処理が行
なえるためスループットが向上する。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の説明図
【図３】 従
来例と本発明のＭＯＳＴｒの酸化膜耐圧の比較
来例と本発明のＭＯＳＴｒの酸化膜耐圧の比較
【図４】 従来例の説明図
１ 半導体基板
２ 石英管
３ 高温加熱ヒータ
４ 低温加熱ヒータ
５ 酸化性ガス
６ ガス導入口
７ ガス排出口
８ Ｓｉウエハ
２ 石英チャンバ
１０ ０２ガス
１１ ガス導入口
１２ ガス排出口
１３ ヒータ
１４ ハロゲンランプ
１５ 反射板
１６ ウエハホルダ
１７ ウエハチャンバ
Claims (1)
- 【請求項１】 酸化性雰囲気中で半導体基板を酸化の
進まない温度で余熱する工程と，続いて，酸化性雰囲気
中で該基板を加熱して酸化膜を形成する工程とを含むこ
とを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03001305A JP3089669B2 (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03001305A JP3089669B2 (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04251933A true JPH04251933A (ja) | 1992-09-08 |
| JP3089669B2 JP3089669B2 (ja) | 2000-09-18 |
Family
ID=11497777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03001305A Expired - Fee Related JP3089669B2 (ja) | 1991-01-10 | 1991-01-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3089669B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19700867A1 (de) * | 1996-10-24 | 1998-05-07 | Lg Semicon Co Ltd | Vorrichtung zur Halbleiterherstellung |
-
1991
- 1991-01-10 JP JP03001305A patent/JP3089669B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19700867A1 (de) * | 1996-10-24 | 1998-05-07 | Lg Semicon Co Ltd | Vorrichtung zur Halbleiterherstellung |
| DE19700867C2 (de) * | 1996-10-24 | 1999-07-01 | Lg Semicon Co Ltd | Vorrichtung und Verfahren zum Aufwachsen eines Films auf die Oberfläche eines Wafers bei der Halbleiterherstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3089669B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10107018A (ja) | 半導体ウェーハの熱処理装置 | |
| KR101005953B1 (ko) | 절연막 형성 방법 | |
| JPS6142145A (ja) | ウエハ処理法 | |
| JPH04251933A (ja) | 半導体装置の製造方法 | |
| JP2004228462A (ja) | ウエーハの熱処理方法及び熱処理装置 | |
| JP2649611B2 (ja) | 半導体基板の熱処理方法 | |
| JPS62140413A (ja) | 縦型拡散装置 | |
| JPH1022290A (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JP3507548B2 (ja) | 熱処理方法 | |
| JPH05206043A (ja) | 熱処理方法 | |
| JPH05206048A (ja) | ランプアニール装置 | |
| JPS622616A (ja) | 半導体ウエハ−の熱処理方法 | |
| JPH0594980A (ja) | 熱処理装置 | |
| JP4064911B2 (ja) | 半導体装置の製造方法 | |
| JPH11154649A (ja) | 急速熱処理装置 | |
| JPH1167782A (ja) | 熱処理方法 | |
| JP3464505B2 (ja) | 熱処理方法 | |
| JPH0353530A (ja) | 半導体装置の製造方法 | |
| KR100309646B1 (ko) | 반도체 기판 특성 개선방법 | |
| JPS63217623A (ja) | 半導体ウエハ−の高圧低温熱処理方法 | |
| JPH03266434A (ja) | 半導体装置の製造方法 | |
| Liu et al. | Fast ambient switching for the multiple-step rapid thermal processing of wafers using a furnace-based RTP system | |
| JPS62235740A (ja) | シリコンの熱酸化方法 | |
| JPH06291069A (ja) | 半導体製造装置およびその半導体製造装置を用いた半導体基板の加熱処理方法 | |
| JP3173712B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| LAPS | Cancellation because of no payment of annual fees |