JPS6142145A - ウエハ処理法 - Google Patents

ウエハ処理法

Info

Publication number
JPS6142145A
JPS6142145A JP7455685A JP7455685A JPS6142145A JP S6142145 A JPS6142145 A JP S6142145A JP 7455685 A JP7455685 A JP 7455685A JP 7455685 A JP7455685 A JP 7455685A JP S6142145 A JPS6142145 A JP S6142145A
Authority
JP
Japan
Prior art keywords
wafer
annealing
seconds
sio2
trapping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7455685A
Other languages
English (en)
Other versions
JPH0263294B2 (ja
Inventor
ジーヴ・アヴラハム・ウエインバーグ
ドナルド・リーダー・ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6142145A publication Critical patent/JPS6142145A/ja
Publication of JPH0263294B2 publication Critical patent/JPH0263294B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
    • H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
    • H10P34/42—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing
    • H10P34/422—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation with electromagnetic radiation, e.g. laser annealing using incoherent radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/004—Annealing, incoherent light
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体ウェハのＳｉＯ２の焼鈍処理に関する
。
Ｂ、開示の概要 金属酸化物半導体（ＭＯＳ）ウェハのＳｉＯ２膜の焼鈍
処理。流動酸素中にて輻射加熱源で加熱する。
Ｃ９従来技術 ＭＯＳウェハにおけるＳｉＯ２層の電子的特性を改善す
るため１０００℃で相当永く焼鈍することは既知である
。しかし急速焼鈍（アニーリング）については何ら示さ
れていない。
Ｄ３発明が解決しようとする問題点 ５１０２のホール・トラッピングを減らし、放射強度を
上げ、絶縁性を改善したい要求があった。
Ｅ１問題点を解決するための手段 本発明は強いハロゲン・ランプの輻射でウェハを急速加
熱し、他の処理工程の分断や永く待つ期間なしに焼鈍を
行なうことができる。
Ｆ０作用 ハロゲン・ランプにより急加熱ができ、ウェハ上のＳｉ
Ｏ２の特性が向上する。
Ｇ、実施例 本発明はＭＯ８回路ウェハのＳｉＯ２絶縁膜の特性をよ
くするための処理である。第１図でウェハ１の面上にＳ
ｉＯ２絶縁体２があり、この面には後に導体が付着され
る。ウェハは水晶板３の上に置かれ、水晶容器４内に置
かれる。入口５から酸素ガスが入れられる。ガスは出口
６から出る。ランプの列７がオンにされるとウェハ１が
所望の焼鈍温度に急速に加熱される。タングステン・ハ
ロゲン・ランプがランプの一例である。
厚さ１００〜１０００人のＳｉＯ２膜の焼鈍は常圧の０
２（酸素）雰囲気中でなされる。好適な温度、時間は１
０００℃、１００秒程程度ある。実用上の範囲は１０〜
３００秒である。１００秒が最良である。
第２図は焼鈍によるホール・トラッピングの減少効果を
示す。ＭＯＳキャパシタ構造におけるホール注入時間の
関数としてのフラットバンド電圧シフトを示している。
フラットバンド電圧シフトは、ＳｉＯ２中のホール・ト
ラッピングの量に比例している。コントロールと記した
カーブは焼鈍前の高いトラッピングを示す。他のカーブ
は急加熱焼鈍（ＲＴＡ）後のトラッピングを示し、数字
は焼鈍時間（秒）である、特に１００秒の場合は劇的な
ホール・トラッピングの減少を示し、Ｏのレベルに達し
ている。
ＲＴＡの前に窒素で前処理するとＲＴＡの焼鈍特性に改
良がみられる。この前処理は例えば窒素中での永い酸化
機焼鈍（ＰＯＡ）等の処理で、シリコン−２酸化シリコ
ン相接面に窒素原子を与える。例えば１０００℃の窒素
中で１７時間のＰＯＡがなされる。
Ｈ９発明の効果 永い時間をかけての焼鈍につきものの汚染や不所望の拡
散等なしに、ホール・トラピングが減り、輻射強度が増
したウェハが簡単な工程で得られる。
温度の制御も楽である。
【図面の簡単な説明】
第１図は本願実施例の側面図、第２図はホール・トラッ
ピングのグラフである。 １・・・・ウェハ、２・・・・ＳｉＯ２，５・・・・入
口、６・・・・出口、７・・・・ランプ。 出願人　インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人　弁理士　岡　　１）　次　　生（外１名） ξ１；ｉ間　１手シつ ホール°トラッピ、り 才　２　図

Claims (1)

    【特許請求の範囲】
  1. 半導体ウェハ上のＳｉＯ＿２膜の特性を改善するために
    、上記ウェハを酸素ガス中に置いて輻射加熱源により１
    ０００℃に加熱し１００秒間焼鈍するウェハ処理法。
JP7455685A 1984-07-30 1985-04-10 ウエハ処理法 Granted JPS6142145A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/635,391 US4585492A (en) 1984-07-30 1984-07-30 Rapid thermal annealing of silicon dioxide for reduced hole trapping
US635391 1984-07-30

Publications (2)

Publication Number Publication Date
JPS6142145A true JPS6142145A (ja) 1986-02-28
JPH0263294B2 JPH0263294B2 (ja) 1990-12-27

Family

ID=24547617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7455685A Granted JPS6142145A (ja) 1984-07-30 1985-04-10 ウエハ処理法

Country Status (4)

Country Link
US (1) US4585492A (ja)
EP (1) EP0170848B1 (ja)
JP (1) JPS6142145A (ja)
DE (1) DE3580417D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4661177A (en) * 1985-10-08 1987-04-28 Varian Associates, Inc. Method for doping semiconductor wafers by rapid thermal processing of solid planar diffusion sources
US4814291A (en) * 1986-02-25 1989-03-21 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making devices having thin dielectric layers
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
US4933021A (en) * 1988-11-14 1990-06-12 Electric Power Research Institute Monolithic series-connected solar cells employing shorted p-n junctions for electrical isolation
US4927770A (en) * 1988-11-14 1990-05-22 Electric Power Research Inst. Corp. Of District Of Columbia Method of fabricating back surface point contact solar cells
US4933022A (en) * 1988-11-14 1990-06-12 Board Of Trustees Of The Leland Stanford Univ. & Electric Power Research Institute Solar cell having interdigitated contacts and internal bypass diodes
US4962065A (en) * 1989-02-13 1990-10-09 The University Of Arkansas Annealing process to stabilize PECVD silicon nitride for application as the gate dielectric in MOS devices
US5264724A (en) * 1989-02-13 1993-11-23 The University Of Arkansas Silicon nitride for application as the gate dielectric in MOS devices
EP0459763B1 (en) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistors
CN100465742C (zh) * 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
JPH0766420A (ja) * 1993-08-31 1995-03-10 Matsushita Electric Ind Co Ltd 薄膜の加工方法
JP3518122B2 (ja) * 1996-01-12 2004-04-12 ソニー株式会社 半導体装置の製造方法
US5904575A (en) * 1997-02-14 1999-05-18 Advanced Micro Devices, Inc. Method and apparatus incorporating nitrogen selectively for differential oxide growth
TW388095B (en) * 1997-05-20 2000-04-21 United Microelectronics Corp Method for improving planarization of dielectric layer in interconnect metal process
JP3754234B2 (ja) 1998-04-28 2006-03-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ゲート構造側壁の酸化膜の形成方法
US6638876B2 (en) 2000-09-19 2003-10-28 Mattson Technology, Inc. Method of forming dielectric films
GB2370043A (en) * 2000-12-12 2002-06-19 Mitel Corp Chemical treatment of silica films
SG110043A1 (en) * 2003-05-07 2005-04-28 Systems On Silicon Mfg Co Pte Rapid thermal annealing of silicon structures
US7632729B2 (en) * 2006-09-27 2009-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Method for semiconductor device performance enhancement
US8693553B2 (en) * 2007-12-28 2014-04-08 Nokia Corporation Methods, apparatuses, and computer program products for adaptive synchronized decoding of digital video

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE674294A (ja) * 1964-12-28
US3615873A (en) * 1969-06-03 1971-10-26 Sprague Electric Co Method of stabilizing mos devices
US4431900A (en) * 1982-01-15 1984-02-14 Fairchild Camera & Instrument Corporation Laser induced flow Ge-O based materials

Also Published As

Publication number Publication date
EP0170848A3 (en) 1987-07-01
EP0170848A2 (en) 1986-02-12
US4585492A (en) 1986-04-29
JPH0263294B2 (ja) 1990-12-27
EP0170848B1 (en) 1990-11-07
DE3580417D1 (de) 1990-12-13

Similar Documents

Publication Publication Date Title
JPS6142145A (ja) ウエハ処理法
JPH10107018A (ja) 半導体ウェーハの熱処理装置
JPS6142146A (ja) ウエハ処理法
JPH0218934A (ja) 半導体装置の製造方法
JP3271407B2 (ja) 熱処理方法及び熱処理装置
JP3250996B2 (ja) 表面に絶縁膜を有するシリコン基板およびその製造方法および装置
JP2917303B2 (ja) 半導体装置の製造方法
JP3089669B2 (ja) 半導体装置の製造方法
JP3219755B2 (ja) 半導体装置の製造方法
JP2000114253A (ja) 半導体酸化膜形成法
JP2000164868A (ja) ゲート膜形成方法及び半導体装置
JP2550561B2 (ja) 絶縁物薄膜の製造方法
JP3041114B2 (ja) 酸窒化膜層の絶縁膜形成方法
JP3357815B2 (ja) 半導体装置の製造方法
JPS62286282A (ja) 薄膜トランジスタの製造方法
JPH05218006A (ja) 絶縁膜形成方法
JP2880993B1 (ja) 半導体酸化膜の形成方法
KR100278227B1 (ko) 반도체 소자의 웨이퍼상에 실리사이드막을 형성하는 방법
JPH01319943A (ja) 半導体酸化薄膜の形成方法
JPS60253221A (ja) シリサイド電極の形成方法
JPH07153684A (ja) 半導体薄膜の製造方法
JPH0442927A (ja) 半導体装置の製造方法
JPH0778831A (ja) 熱処理方法
JPH04245636A (ja) 絶縁膜形成方法
JPS61260625A (ja) 絶縁物層の界面改質方法