JPH04252059A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPH04252059A
JPH04252059A JP3008263A JP826391A JPH04252059A JP H04252059 A JPH04252059 A JP H04252059A JP 3008263 A JP3008263 A JP 3008263A JP 826391 A JP826391 A JP 826391A JP H04252059 A JPH04252059 A JP H04252059A
Authority
JP
Japan
Prior art keywords
insulating base
integrated circuit
circuit device
semiconductor chip
heat dissipation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3008263A
Other languages
English (en)
Other versions
JP2765242B2 (ja
Inventor
Hideto Nitta
新田 秀人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3008263A priority Critical patent/JP2765242B2/ja
Publication of JPH04252059A publication Critical patent/JPH04252059A/ja
Application granted granted Critical
Publication of JP2765242B2 publication Critical patent/JP2765242B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は集積回路装置に関し、特
にPGA型パッケージを有する集積回路装置に関する。
【0002】
【従来の技術】従来、集積回路装置の多ピン化に対応す
るパッケージとしてPGA型パッケージがある。集積回
路装置の高集積度,高性能化等に伴い、集積回路装置の
消費電力は増加してきているが、この集積回路装置から
発生する熱を外部へ放出させる手段として、放熱フィン
を具備したPGA型パッケージが用いられている。
【0003】図3は従来のPGA型パッケージを有する
集積回路装置の断面図である。半導体チップ1は配線や
外部ピン2等が形成されたアルミナセラミック等からな
る絶縁基体3の凹部に固着されており、アルミ等からな
るキャップ4により封止されている。そしてこのキャッ
プ4上には導電性接着剤5により放熱フィン6が接続さ
れている。
【0004】
【発明が解決しようとする課題】上述した従来のPGA
型パッケージを有する集積回路装置で、放熱フィン6か
ら外部への熱の放出だけでは十分放熱効果が得られない
ような場合は、パッケージのサイズを大きくする等しか
適当な解決手段がない為、一般には外部から強制冷却を
行なわなければならない。
【0005】しかし、強制冷却用の、例えば冷却用ファ
ンを具備するだけの空間的領域が確保できない場合には
、有効な解決手段がなく、消費電力の大きな集積回路装
置の使用が制限されるという問題点があった。
【0006】
【課題を解決するための手段】第1の発明の集積回路装
置は、絶縁基体の上面に凹部を有し下面の周囲に外部ピ
ンが設けられたPGA型パッケージと、前記絶縁基体の
凹部に固着された半導体チップと、前記絶縁基体の上面
及び下面に固着された放熱フィンとを含んで構成される
【0007】第2の発明の集積回路装置は、絶縁基体の
上面に凹部を有し下面の周囲に外部ピンが設けられたP
GA型パッケージと、前記絶縁基体の凹部に固着された
半導体チップと、前記絶縁基体の上面に設けられた放熱
フィンと、前記絶縁基体の下面に設けられた放熱ピンと
を含んで構成される。
【0008】
【実施例】次に本発明について図面を参照して説明する
。図1は本発明の第1の実施例の断面図である。
【0009】図1において半導体チップ1は、アルミナ
セラミック等からなる絶縁基体3の表面の凹部内に固着
され、所定の電極と絶縁基体3の下面の周囲に設けられ
た外部ピン2とは、絶縁基体3内に設けられた導体配線
にて電気的に接続されている。そして半導体チップ1を
封止するアルミ等からなるキャップ4上には、導電性接
着剤5を通して上部の放熱フィン6が設けられている。 さらに、半導体チップ1の下部の絶縁基体3には、導電
性接着剤4Aにより放熱フィン6Aが設けられている。
【0010】このように構成された第1の実施例によれ
ば、半導体チップ1から発生した熱は絶縁基体の上下面
に設けられた2個の放熱フィン6,6Aにより外部に放
出される。このため従来のものに比べ約1.5倍の発熱
量の大きな半導体チップを搭載することができる。
【0011】図2は本発明の第2の実施例の断面図であ
り、図1に示した第1の実施例と異なる所は、絶縁基板
3の下面に放熱フィン6Aの代りに放熱ピン7を設けた
ことである。放熱ピン7は外部ピン2と異なり、配線と
接続する必要がないため、半導体チップ1の下部の絶縁
基体3に容易に設けることができる。
【0012】このように構成された第2の実施例によれ
ば、放熱ピン7が直接絶縁基体3に設けられているため
、放熱効率のよい集積回路装置が得られる。
【0013】
【発明の効果】以上説明したように本発明は、PGA型
パッケージを構成する絶縁基体の上部及び下部に放熱フ
ィンを具備するか、またはパッケージの上部に放熱フィ
ンを設けると共に下部に放熱ピンを設けることにより、
パッケージの上部及び下部から外部への放熱が可能とな
る為、消費電力の大きな集積回路装置を構成できるとい
う効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例の断面図である。
【図2】本発明の第2の実施例の断面図である。
【図3】従来の集積回路装置の一例の断面図である。
【符号の説明】
1    半導体チップ 2    外部ピン 3    絶縁基体 4    キャップ 5,5A    導電性接着剤 6,6A    放熱フィン 7    放熱ピン

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  絶縁基体の上面に凹部を有し下面の周
    囲に外部ピンが設けられたPGA型パッケージと、前記
    絶縁基体の凹部に固着された半導体チップと、前記絶縁
    基体の上面及び下面に固着された放熱フィンとを含むこ
    とを特徴とする集積回路装置。
  2. 【請求項2】  絶縁基体の上面に凹部を有し下面の周
    囲に外部ピンが設けられたPGA型パッケージと、前記
    絶縁基体の凹部に固着された半導体チップと、前記絶縁
    基体の上面に設けられた放熱フィンと、前記絶縁基体の
    下面に設けられた放熱ピンとを含むことを特徴とする集
    積回路装置。
JP3008263A 1991-01-28 1991-01-28 集積回路装置 Expired - Fee Related JP2765242B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3008263A JP2765242B2 (ja) 1991-01-28 1991-01-28 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3008263A JP2765242B2 (ja) 1991-01-28 1991-01-28 集積回路装置

Publications (2)

Publication Number Publication Date
JPH04252059A true JPH04252059A (ja) 1992-09-08
JP2765242B2 JP2765242B2 (ja) 1998-06-11

Family

ID=11688270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3008263A Expired - Fee Related JP2765242B2 (ja) 1991-01-28 1991-01-28 集積回路装置

Country Status (1)

Country Link
JP (1) JP2765242B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661739A3 (ja) * 1993-12-29 1995-08-16 Nec Corp

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016175826A1 (en) * 2015-04-30 2016-11-03 Hewlett-Packard Development Company, L.P. Heat sink

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0661739A3 (ja) * 1993-12-29 1995-08-16 Nec Corp

Also Published As

Publication number Publication date
JP2765242B2 (ja) 1998-06-11

Similar Documents

Publication Publication Date Title
JP2914342B2 (ja) 集積回路装置の冷却構造
US5710459A (en) Integrated circuit package provided with multiple heat-conducting paths for enhancing heat dissipation and wrapping around cap for improving integrity and reliability
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
KR960000222B1 (ko) 히트-싱크를 갖춘 반도체 패키지
JP3207293B2 (ja) Ic部品実装用のピン型ソケットおよび集合型ソケット
JPS61144855A (ja) 半導体回路のためのパツケージ
JPH04252059A (ja) 集積回路装置
JP2961976B2 (ja) ヒートシンク付半導体パッケージ
JPH03182397A (ja) Icカード
JPH0521665A (ja) ヒートシンク付半導体パツケージ
JPH06104355A (ja) 冷却液封入型半導体装置
JP3013612B2 (ja) 半導体装置
JPH04269855A (ja) ヒートシンク付半導体パッケージ
JPS6217871B2 (ja)
JP4108909B2 (ja) 半導体装置
JPH04267547A (ja) ヒートシンク付半導体パッケージ
JP3502511B2 (ja) 半導体装置
JPH03101256A (ja) 半導体装置
JPH0547967A (ja) 半導体チツプモジユール
JP3235346B2 (ja) Icパッケージ
JP3260422B2 (ja) Icパッケージ
JPH08213508A (ja) 半導体装置
JP2626631B2 (ja) 半導体装置
JPH04287348A (ja) 半導体装置とその実装方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980303

LAPS Cancellation because of no payment of annual fees