JPH04252309A - サーボ制御装置 - Google Patents
サーボ制御装置Info
- Publication number
- JPH04252309A JPH04252309A JP3008312A JP831291A JPH04252309A JP H04252309 A JPH04252309 A JP H04252309A JP 3008312 A JP3008312 A JP 3008312A JP 831291 A JP831291 A JP 831291A JP H04252309 A JPH04252309 A JP H04252309A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- current
- control circuit
- fuzzy
- deviation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Position Or Direction (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は移動体を任意の位置に高
精度に位置決めするサーボ制御装置に関する。
精度に位置決めするサーボ制御装置に関する。
【０００２】
【従来の技術】精密加工機や精密組立機等に使用される
、移動体を任意の位置に高精度に位置決めする一般的な
サーボ制御装置について、図６を参照しながら説明する
。
、移動体を任意の位置に高精度に位置決めする一般的な
サーボ制御装置について、図６を参照しながら説明する
。
【０００３】図６は従来のサーボ制御装置の構成を示す
ブロック図である。図において、サーボ制御装置は大き
く、位置検出器１により現在位置ｘをフィードバックし
、目標位置ｘｒｅｆとの偏差εｘが０になるように制御
する位置制御ループと、この位置制御の特性を改善する
ように位置制御ループ内に設けられた速度制御ループ、
及び速度制御ループ内に設けられた電流制御ループから
構成されている。
ブロック図である。図において、サーボ制御装置は大き
く、位置検出器１により現在位置ｘをフィードバックし
、目標位置ｘｒｅｆとの偏差εｘが０になるように制御
する位置制御ループと、この位置制御の特性を改善する
ように位置制御ループ内に設けられた速度制御ループ、
及び速度制御ループ内に設けられた電流制御ループから
構成されている。
【０００４】前記位置制御ループを構成する位置制御回
路２は、ゲイン調整を行なう増幅器と、定常偏差や速応
性，安定性等の十分な特性を得るための補償要素（ＰＩ
Ｄ制御回路等）とにより構成されている。
路２は、ゲイン調整を行なう増幅器と、定常偏差や速応
性，安定性等の十分な特性を得るための補償要素（ＰＩ
Ｄ制御回路等）とにより構成されている。
【０００５】また、前記速度制御ループを構成する速度
制御回路２２及び前記電流制御ループを構成する電流制
御回路３も、上述した位置制御回路２と同様に、ゲイン
調整を行なう増幅器と、定常偏差や速応性，安定性等の
十分な特性を得るための補償要素とにより構成されてい
る。
制御回路２２及び前記電流制御ループを構成する電流制
御回路３も、上述した位置制御回路２と同様に、ゲイン
調整を行なう増幅器と、定常偏差や速応性，安定性等の
十分な特性を得るための補償要素とにより構成されてい
る。
【０００６】以上のように構成されたサーボ制御装置に
ついて動作を説明する。位置検出器１により検出される
現在位置ｘをフィードバック信号として、目標位置ｘｒ
ｅｆとのずれ、すなわち、位置偏差εｘが位置制御回路
２に入力され、速度指令ｖｒｅｆが出力される。一方、
速度検出器５により検出される現在速度ｖをフィードバ
ック信号として、速度指令ｖｒｅｆとのずれ、すなわち
、速度偏差εｖが速度制御回路２２に入力され、第１の
電流指令ｉｒｅｆが出力される。さらに、電流検出器６
により検出される現在電流ｉをフィードバック信号とし
て、電流指令ｉｒｅｆとのずれ、すなわち、電流偏差ε
ｉが電流制御回路に入力され、第２の電流指令Ｉｒｅｆ
が出力され、これがモータ７を適切に駆動する電流とな
る。
ついて動作を説明する。位置検出器１により検出される
現在位置ｘをフィードバック信号として、目標位置ｘｒ
ｅｆとのずれ、すなわち、位置偏差εｘが位置制御回路
２に入力され、速度指令ｖｒｅｆが出力される。一方、
速度検出器５により検出される現在速度ｖをフィードバ
ック信号として、速度指令ｖｒｅｆとのずれ、すなわち
、速度偏差εｖが速度制御回路２２に入力され、第１の
電流指令ｉｒｅｆが出力される。さらに、電流検出器６
により検出される現在電流ｉをフィードバック信号とし
て、電流指令ｉｒｅｆとのずれ、すなわち、電流偏差ε
ｉが電流制御回路に入力され、第２の電流指令Ｉｒｅｆ
が出力され、これがモータ７を適切に駆動する電流とな
る。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
サーボ制御装置の構成では、制御対象の規模が異なると
いったような、特性が異なる場合、ゲイン調整などの制
御系のパラメータをその制御対象の特性に応じて調整す
ることが必要となる。
サーボ制御装置の構成では、制御対象の規模が異なると
いったような、特性が異なる場合、ゲイン調整などの制
御系のパラメータをその制御対象の特性に応じて調整す
ることが必要となる。
【０００８】また、同一の制御対象の場合でも位置によ
り摩擦力が異なるような場合には制御性能を下げなけれ
ば補償できないこともある。
り摩擦力が異なるような場合には制御性能を下げなけれ
ば補償できないこともある。
【０００９】従来、このような制御系パラメータの調整
は専門の熟練技術者でないと行なうことができず、多大
な調整時間を要するという問題点を有していた。
は専門の熟練技術者でないと行なうことができず、多大
な調整時間を要するという問題点を有していた。
【００１０】本発明は上記従来の問題点を解決するもの
で、制御系のパラメータの調整時間を大幅に短縮するサ
ーボ制御装置の提供を目的とする。
で、制御系のパラメータの調整時間を大幅に短縮するサ
ーボ制御装置の提供を目的とする。
【００１１】
【課題を解決するための手段】この目的を達成するため
に本発明のサーボ制御装置は速度制御回路及び電流制御
回路の少なくとも一方を、制御すべきパラメータに関す
るメンバーシップ関数及びファジィ制御ルールに基づき
、検出される現在データに応じた出力をファジィ推論に
より決定するファジィ制御回路で構成する。
に本発明のサーボ制御装置は速度制御回路及び電流制御
回路の少なくとも一方を、制御すべきパラメータに関す
るメンバーシップ関数及びファジィ制御ルールに基づき
、検出される現在データに応じた出力をファジィ推論に
より決定するファジィ制御回路で構成する。
【００１２】
【作用】上記サーボ制御装置によれば、速度制御回路及
び電流制御回路の少なくとも一方を、現在データに応じ
た出力をファジィ推論により決定するファジィ制御回路
で構成することにより、制御対象の特性が少々異なる時
に、ファジィ制御回路で構成した部分について制御系パ
ラメータの調整をする必要がなくなる。
び電流制御回路の少なくとも一方を、現在データに応じ
た出力をファジィ推論により決定するファジィ制御回路
で構成することにより、制御対象の特性が少々異なる時
に、ファジィ制御回路で構成した部分について制御系パ
ラメータの調整をする必要がなくなる。
【００１３】
【実施例】以下、本発明のサーボ制御装置の一実施例を
図１〜図６を参照して説明する。
図１〜図６を参照して説明する。
【００１４】図１は本発明のサーボ制御装置の一実施例
の構成を示すブロック図である。図１において、サーボ
制御装置は大きく、位置検出器１により検出された現在
位置ｘをフィードバックし、目標位置ｘｒｅｆとの偏差
εｘが０になるように制御する位置制御ループと、この
位置制御の特性を改善するように位置制御ループ内に設
けられた速度制御ループから構成されている。前記位置
制御ループを構成する位置制御回路２は、ゲイン調整を
行なう増幅器と、定常偏差や速応性，安定性等の十分な
特性を得るための補償要素（ＰＩＤ制御回路等）とによ
り構成されている。
の構成を示すブロック図である。図１において、サーボ
制御装置は大きく、位置検出器１により検出された現在
位置ｘをフィードバックし、目標位置ｘｒｅｆとの偏差
εｘが０になるように制御する位置制御ループと、この
位置制御の特性を改善するように位置制御ループ内に設
けられた速度制御ループから構成されている。前記位置
制御ループを構成する位置制御回路２は、ゲイン調整を
行なう増幅器と、定常偏差や速応性，安定性等の十分な
特性を得るための補償要素（ＰＩＤ制御回路等）とによ
り構成されている。
【００１５】また、前記電流制御ループを構成する電流
制御回路３も上述した位置制御回路２と同様に、ゲイン
調整を行なう増幅器と、定常偏差や速応性，安定性等の
十分な特性を得るための補償要素とにより構成されてい
る。
制御回路３も上述した位置制御回路２と同様に、ゲイン
調整を行なう増幅器と、定常偏差や速応性，安定性等の
十分な特性を得るための補償要素とにより構成されてい
る。
【００１６】以上の構成は従来例と同様のものであり、
異なるのは速度制御ループの一部を構成する速度制御回
路がファジィ制御回路により構成されている点である。
異なるのは速度制御ループの一部を構成する速度制御回
路がファジィ制御回路により構成されている点である。
【００１７】以上のように構成されたサーボ制御装置に
ついて動作を説明する。位置検出器１により検出される
制御対象物の現在位置ｘをフィードバック信号として、
目標位置ｘｒｅｆとのずれ、すなわち、位置偏差εｘが
位置制御回路２に入力され、速度指令ｖｒｅｆが出力さ
れる。
ついて動作を説明する。位置検出器１により検出される
制御対象物の現在位置ｘをフィードバック信号として、
目標位置ｘｒｅｆとのずれ、すなわち、位置偏差εｘが
位置制御回路２に入力され、速度指令ｖｒｅｆが出力さ
れる。
【００１８】一方、速度検出器５により検出される現在
速度ｖをフィードバック信号として、速度指令ｖｒｅｆ
とのずれ、すなわち、速度偏差εｖがファジィ速度制御
回路４に入力され、第１の電流指令ｉｒｅｆが出力され
る。 さらに、電流検出器６により検出される現在電流ｉをフ
ィードバック信号として、電流指令ｉｒｅｆとのずれ、
すなわち、電流偏差εｉが電流制御回路３に入力され、
第２の電流指令Ｉｒｅｆが出力され、モータ７は供給さ
れた第２の電流指令Ｉｒｅｆにより駆動される。
速度ｖをフィードバック信号として、速度指令ｖｒｅｆ
とのずれ、すなわち、速度偏差εｖがファジィ速度制御
回路４に入力され、第１の電流指令ｉｒｅｆが出力され
る。 さらに、電流検出器６により検出される現在電流ｉをフ
ィードバック信号として、電流指令ｉｒｅｆとのずれ、
すなわち、電流偏差εｉが電流制御回路３に入力され、
第２の電流指令Ｉｒｅｆが出力され、モータ７は供給さ
れた第２の電流指令Ｉｒｅｆにより駆動される。
【００１９】図２はファジィ速度制御回路４の構成を示
したブロック図である。同図において、８は速度偏差ε
ｖを時間微分する微分器、９は速度偏差εｖを積分する
積分器、１０，１１，１２はアナログ量をディジタル量
に変換するＡ／Ｄ変換器である。
したブロック図である。同図において、８は速度偏差ε
ｖを時間微分する微分器、９は速度偏差εｖを積分する
積分器、１０，１１，１２はアナログ量をディジタル量
に変換するＡ／Ｄ変換器である。
【００２０】前件部メンバーシップ関数メモリ１３には
、速度偏差εｖ、速度偏差の微分値
、速度偏差εｖ、速度偏差の微分値
【００２１】
【数１】
【００２２】及び速度偏差の積分値
【００２３】
【数２】
【００２４】に関して、それぞれに対するメンバーシッ
プ関数が格納されている。格納されているメンバーシッ
プ関数は、ＮＬ（負に大きい）、ＮＭ（負に中位）、Ｎ
Ｓ（負に小さい）、ＺＲ（ほぼゼロ）、ＰＳ（正に小さ
い）、ＰＭ（正に中位）、ＰＬ（正に大きい）、の７つ
のファジィレベルに分類され、どのファジィレベルにど
のくらい適合しているかを示す関数である。
プ関数が格納されている。格納されているメンバーシッ
プ関数は、ＮＬ（負に大きい）、ＮＭ（負に中位）、Ｎ
Ｓ（負に小さい）、ＺＲ（ほぼゼロ）、ＰＳ（正に小さ
い）、ＰＭ（正に中位）、ＰＬ（正に大きい）、の７つ
のファジィレベルに分類され、どのファジィレベルにど
のくらい適合しているかを示す関数である。
【００２５】図３にメンバーシップ関数の一例を示す。
適合度演算回路１４，１５，１６は、前件部メンバーシ
ップ関数メモリ１３より、速度偏差εｖ、速度偏差の微
分値（数１）及び速度偏差の積分値（数２）に関するメ
ンバーシップ関数を読み出し、それぞれのファジィレベ
ルにどれだけ適合しているかをファジィＭＩＮ演算によ
り求める回路である。
ップ関数メモリ１３より、速度偏差εｖ、速度偏差の微
分値（数１）及び速度偏差の積分値（数２）に関するメ
ンバーシップ関数を読み出し、それぞれのファジィレベ
ルにどれだけ適合しているかをファジィＭＩＮ演算によ
り求める回路である。
【００２６】ルールメモリ１７には、ｉｆ→ｔｈｅｎの
形式の複数のルールが格納されている。
形式の複数のルールが格納されている。
【００２７】後件部メンバーシップ関数メモリ１８には
、第１の電流指令ｉｒｅｆに関する７つのファジィレベ
ルのメンバーシップ関数が格納されている。
、第１の電流指令ｉｒｅｆに関する７つのファジィレベ
ルのメンバーシップ関数が格納されている。
【００２８】ファジィ出力演算回路１９は適合度演算回
路１４，１５，１６より出力された速度偏差εｖ、速度
偏差の微分値（数１）及び速度偏差の積分値（数２）の
各ファジィレベルとの適合度から、ルールメモリ１７に
格納されたファジィ制御ルール及び後件部メンバーシッ
プ関数メモリ１８に格納された後件部メンバーシップ関
数に基づいて、第１の電流指令のファジィ出力をファジ
ィＭＡＸ演算より求める回路である。
路１４，１５，１６より出力された速度偏差εｖ、速度
偏差の微分値（数１）及び速度偏差の積分値（数２）の
各ファジィレベルとの適合度から、ルールメモリ１７に
格納されたファジィ制御ルール及び後件部メンバーシッ
プ関数メモリ１８に格納された後件部メンバーシップ関
数に基づいて、第１の電流指令のファジィ出力をファジ
ィＭＡＸ演算より求める回路である。
【００２９】非ファジィ化回路２０はファジィ出力演算
回路１９より出力された電流指令のファジィ出力を重心
法により確定値にする回路である。この電流指令のファ
ジィ出力の確定値をディジタル量からアナログ量に変換
するのがＤ／Ａ変換器２１である。
回路１９より出力された電流指令のファジィ出力を重心
法により確定値にする回路である。この電流指令のファ
ジィ出力の確定値をディジタル量からアナログ量に変換
するのがＤ／Ａ変換器２１である。
【００３０】以上の構成よりなるファジィ速度制御回路
の動作について図面を参照して説明する。
の動作について図面を参照して説明する。
【００３１】図２において、速度検出器５により検出さ
れる現在速度ｖと位置制御回路２より出力される速度指
令ｖｒｅｆとのずれ、すなわち、速度偏差εｖを３つの
信号に分ける。
れる現在速度ｖと位置制御回路２より出力される速度指
令ｖｒｅｆとのずれ、すなわち、速度偏差εｖを３つの
信号に分ける。
【００３２】第１に速度偏差εｖ、第２に速度偏差の積
分値（数１）、第３に速度偏差の積分値（数２）である
。
分値（数１）、第３に速度偏差の積分値（数２）である
。
【００３３】この３つの信号をＡ／Ｄ変換器１０，１１
，１２により、アナログ量をディジタル量に変換し、適
合度演算回路１４，１５，１６に入力する一方、前件部
メンバーシップ関数メモリ１３に格納されている速度偏
差εｖ、速度偏差の微分値（数１）、速度偏差の積分値
（数２）に関するメンバーシップ関数を読み出す。
，１２により、アナログ量をディジタル量に変換し、適
合度演算回路１４，１５，１６に入力する一方、前件部
メンバーシップ関数メモリ１３に格納されている速度偏
差εｖ、速度偏差の微分値（数１）、速度偏差の積分値
（数２）に関するメンバーシップ関数を読み出す。
【００３４】そこで、各入力値が各メンバーシップ関数
のそれぞれのファジィレベルにどれだけ適合しているか
を求める（ファジィＭＩＮ演算）。
のそれぞれのファジィレベルにどれだけ適合しているか
を求める（ファジィＭＩＮ演算）。
【００３５】図４はファジィＭＩＮ演算の例を示す図で
、図において、各入力値、すなわち速度偏差がεｖ１、
速度偏差の微分値が
、図において、各入力値、すなわち速度偏差がεｖ１、
速度偏差の微分値が
【００３６】
【数３】
【００３７】速度偏差の積分値が
【００３８】
【数４】
【００３９】であるとき、図（ａ）より速度偏差εｖ１
はＮＭ（負に中位）に対して適合度０．４、ＮＳ（負に
小さい）に対して適合度０．６であり、図（ｂ）より速
度偏差の微分値（数３）はＺＲ（ほぼゼロ）に対して適
合度０．２、ＰＳ（正に小さい）に対して適合度０．８
であり、図（ｃ）より速度偏差の積分値（数４）はＮＳ
（負に小さい）に対して適合度０．６、ＺＲ（ほぼゼロ
）に対して適合度０．４である。
はＮＭ（負に中位）に対して適合度０．４、ＮＳ（負に
小さい）に対して適合度０．６であり、図（ｂ）より速
度偏差の微分値（数３）はＺＲ（ほぼゼロ）に対して適
合度０．２、ＰＳ（正に小さい）に対して適合度０．８
であり、図（ｃ）より速度偏差の積分値（数４）はＮＳ
（負に小さい）に対して適合度０．６、ＺＲ（ほぼゼロ
）に対して適合度０．４である。
【００４０】求めた各入力値のファジィレベルの適合度
をファジィ出力演算回路に入力するとともに、ルールメ
モリ１７よりファジィ制御ルールを読み出す。
をファジィ出力演算回路に入力するとともに、ルールメ
モリ１７よりファジィ制御ルールを読み出す。
【００４１】表１にファジィ制御ルールの例を示す。
【００４２】
【表１】
【００４３】表１において、ルール１は、速度偏差がＮ
Ｍ（負に中位）で、かつ速度偏差の微分値がＺＲ（ほぼ
ゼロ）であれば、第１の電流指令はＮＭ（負に大きい）
にせよ、といったルールである。
Ｍ（負に中位）で、かつ速度偏差の微分値がＺＲ（ほぼ
ゼロ）であれば、第１の電流指令はＮＭ（負に大きい）
にせよ、といったルールである。
【００４４】ここで、ルール１〜ルール７だけだと、速
度偏差εｖ及び速度偏差の微分値（数１）が共にＺＲ（
ほぼゼロ）の状態、すなわち系の動作が定常状態に落着
いた後になお偏差が残ってしまう。この偏差を定常偏差
というが、制御の目的が、制御量を目標値に正確に追従
させることにあるので、定常偏差をゼロにしなければな
らない。
度偏差εｖ及び速度偏差の微分値（数１）が共にＺＲ（
ほぼゼロ）の状態、すなわち系の動作が定常状態に落着
いた後になお偏差が残ってしまう。この偏差を定常偏差
というが、制御の目的が、制御量を目標値に正確に追従
させることにあるので、定常偏差をゼロにしなければな
らない。
【００４５】そこで、ルール８〜ルール１２のように、
速度偏差の積分値（数２）に注目し、定常偏差をゼロに
するように制御する。
速度偏差の積分値（数２）に注目し、定常偏差をゼロに
するように制御する。
【００４６】次に、後件部メンバーシップ関数メモリ１
８より第１の電流指令に関する７つのファジィレベルの
メンバーシップ関数を読み出す。
８より第１の電流指令に関する７つのファジィレベルの
メンバーシップ関数を読み出す。
【００４７】すでにファジィＭＩＮ演算により求めた各
入力値のファジィレベルの適合度をファジィ制御ルール
に適用し、第１の電流指令に関するメンバーシップ関数
を重ね合わせる（ファジィＭＡＸ演算）。
入力値のファジィレベルの適合度をファジィ制御ルール
に適用し、第１の電流指令に関するメンバーシップ関数
を重ね合わせる（ファジィＭＡＸ演算）。
【００４８】図４の例において、設定しているファジィ
制御ルールに適用されるのは、ルール１，ルール２及び
ルール４である。まずルール１において速度偏差εｖが
ＮＭ（負に中位）、かつ速度偏差の微分値（数１）がＺ
Ｒ（ほぼゼロ）であるならば、第１の電流指令はＮＭ（
負に中位）である。
制御ルールに適用されるのは、ルール１，ルール２及び
ルール４である。まずルール１において速度偏差εｖが
ＮＭ（負に中位）、かつ速度偏差の微分値（数１）がＺ
Ｒ（ほぼゼロ）であるならば、第１の電流指令はＮＭ（
負に中位）である。
【００４９】このとき、第１の電流指令のＮＭ（負に中
位）に対する適合度は前件部の適合度（ＮＭ……０．４
，ＺＲ……０．２）の内、小さい方を適用し、０．２と
なる。
位）に対する適合度は前件部の適合度（ＮＭ……０．４
，ＺＲ……０．２）の内、小さい方を適用し、０．２と
なる。
【００５０】同様にルール２，ルール４を適用すると、
それぞれファジィレベルＮＳ（負に小さい）に対して０
．２、ＺＲ（ほぼゼロ）に対して０．６となる。
それぞれファジィレベルＮＳ（負に小さい）に対して０
．２、ＺＲ（ほぼゼロ）に対して０．６となる。
【００５１】こうして得られた第１の電流指令に関する
メンバーシップ関数を図５のように重ね合わせることに
より、ファジィＭＡＸ演算を行なう。
メンバーシップ関数を図５のように重ね合わせることに
より、ファジィＭＡＸ演算を行なう。
【００５２】求めた出力はメンバーシップ関数で表わさ
れるあいまいな量であるので、制御出力として確定値に
変換する必要がある。
れるあいまいな量であるので、制御出力として確定値に
変換する必要がある。
【００５３】このため、非ファジィ回路２０において、
図５のように表わされるメンバーシップ関数の重心をと
り（重心法）、出力とする。
図５のように表わされるメンバーシップ関数の重心をと
り（重心法）、出力とする。
【００５４】さらに、Ｄ／Ａ変換器２１において、ディ
ジタル量からアナログ量に変換し、第１の電流指令ｉｒ
ｅｆとして出力する。
ジタル量からアナログ量に変換し、第１の電流指令ｉｒ
ｅｆとして出力する。
【００５５】なお、本実施例では、速度制御ループを構
成する速度制御回路をファジィ制御回路で構成したが、
その代わりに、電流制御ループを構成する電流制御回路
をファジィ制御回路で構成しても構わない。
成する速度制御回路をファジィ制御回路で構成したが、
その代わりに、電流制御ループを構成する電流制御回路
をファジィ制御回路で構成しても構わない。
【００５６】また、速度制御回路及び電流制御回路を共
にファジィ制御回路で構成しても構わない。特にこの場
合は、ファジィ制御回路を並列的に使用するので、メン
バーシップ関数及びファジィ制御ルールが適切に設定で
きれば、非常に広い範囲の制御対象を同一のメンバーシ
ップ関数及びファジィ制御ルールで制御できる。
にファジィ制御回路で構成しても構わない。特にこの場
合は、ファジィ制御回路を並列的に使用するので、メン
バーシップ関数及びファジィ制御ルールが適切に設定で
きれば、非常に広い範囲の制御対象を同一のメンバーシ
ップ関数及びファジィ制御ルールで制御できる。
【００５７】
【発明の効果】以上のように本発明は、速度制御回路及
び電流制御回路の少なくとも一方を、制御すべきパラメ
ータに関するメンバーシップ関数及びファジィ制御ルー
ルに基づき、検出される現在データに応じた出力をファ
ジィ推論により決定するファジィ制御回路を構成するこ
とにより、制御対象の特性が少々異なる時には、メンバ
ーシップ関数及びファジィ制御ルールを変更する必要が
なく、制御対象の特性が大きく異なる時にもメンバーシ
ップ関数及びファジィ制御ルールを少し変更するだけで
対応することができる。
び電流制御回路の少なくとも一方を、制御すべきパラメ
ータに関するメンバーシップ関数及びファジィ制御ルー
ルに基づき、検出される現在データに応じた出力をファ
ジィ推論により決定するファジィ制御回路を構成するこ
とにより、制御対象の特性が少々異なる時には、メンバ
ーシップ関数及びファジィ制御ルールを変更する必要が
なく、制御対象の特性が大きく異なる時にもメンバーシ
ップ関数及びファジィ制御ルールを少し変更するだけで
対応することができる。
【００５８】その結果、制御対象に応じた制御系パラメ
ータの調整時間を大幅に短縮できる。
ータの調整時間を大幅に短縮できる。
【図１】本発明の一実施例におけるサーボ制御装置の構
成を示すブロック図
成を示すブロック図
【図２】同実施例におけるファジィ制御回路の構成を示
すブロック図
すブロック図
【図３】同実施例におけるメンバーシップ関数の一例を
示す図
示す図
【図４】同実施例におけるファジィＭＩＮ演算の例を示
す図
す図
【図５】同実施例におけるファジィＭＡＸ演算の例を示
す図
す図
【図６】従来のサーボ制御装置の構成を示すブロック図
１ 位置検出器
２ 位置制御回路
３ 電流制御回路
４ ファジィ速度制御回路
５ 速度検出器
６ 電流検出器
７ モータ
１３ 前件部メンバーシップ関数メモリ１４，１５，
１６ 適合度演算回路 １７ ルールメモリ １８ 後件部メンバーシップ関数メモリ１９ ファ
ジィ出力演算回路 ２０ 非ファジィ化回路 ２２ 速度制御回路 ２３ ファジィ電流制御回路
１６ 適合度演算回路 １７ ルールメモリ １８ 後件部メンバーシップ関数メモリ１９ ファ
ジィ出力演算回路 ２０ 非ファジィ化回路 ２２ 速度制御回路 ２３ ファジィ電流制御回路
Claims (1)
- 【請求項１】制御対象物の現在位置を検出する位置検出
器と、前記現在位置をフィードバック信号とし、前記現
在位置と目標位置とのずれ、すなわち、位置偏差を入力
とし、速度指令を出力とする位置制御回路と、制御対象
物の現在速度を検出する速度検出器と、前記現在速度を
フィードバック信号とし、前記現在速度と前記速度指令
とのずれ、すなわち、速度偏差を入力とし、第１の電流
指令を出力とする速度制御回路と、制御対象物の現在電
流を検出する電流検出器と、前記現在電流をフィードバ
ック信号とし、前記現在電流と前記電流指令とのずれ、
すなわち、電流偏差を入力とし、モータを駆動する第２
の電流指令を出力する電流制御回路とから構成されるサ
ーボ制御装置において、速度制御回路及び電流制御回路
の少なくとも一方を、制御すべきパラメータに関するメ
ンバーシップ関数及びファジィ制御ルールに基づき、検
出される現在データに応じた出力を、ファジィ推論によ
り決定するフィジィ制御回路で構成することを特徴とす
るサーボ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008312A JPH04252309A (ja) | 1991-01-28 | 1991-01-28 | サーボ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3008312A JPH04252309A (ja) | 1991-01-28 | 1991-01-28 | サーボ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04252309A true JPH04252309A (ja) | 1992-09-08 |
Family
ID=11689638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3008312A Pending JPH04252309A (ja) | 1991-01-28 | 1991-01-28 | サーボ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04252309A (ja) |
-
1991
- 1991-01-28 JP JP3008312A patent/JPH04252309A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005546B1 (ko) | 적응프로세스 제어장치 | |
| US5245698A (en) | Apparatus for and method of correcting membership functions | |
| US5029066A (en) | Process control system | |
| WO1995014277A1 (en) | Stabilized adaptive neural network based control system | |
| KR0137340B1 (ko) | 위치제어시스템 및 그 위치제어방법 | |
| JPH08338280A (ja) | 可変ドループ・エンジン速度制御システム | |
| JPH04153703A (ja) | フィードバック制御装置 | |
| WO1995006275A1 (en) | Multi-region fuzzy logic control system with auxiliary variables | |
| US5497063A (en) | Fuzzy logic servo controller | |
| EP0334476A2 (en) | Apparatus for producing process control signals from process variable signals | |
| US5093609A (en) | Servomotor control method | |
| US5695156A (en) | Aircraft vertical position control system | |
| CN110707967A (zh) | 一种无刷直流电机的自适应控制方法 | |
| US5397973A (en) | Gain control for fuzzy logic controller | |
| JPH04252309A (ja) | サーボ制御装置 | |
| US6920362B2 (en) | Control apparatus | |
| JP2653156B2 (ja) | コントローラの群制御システム | |
| JP4698026B2 (ja) | 改良型サーボ機構制御方法 | |
| JPH03242730A (ja) | メンバシップ関数設定装置 | |
| JPH0378003A (ja) | ファジイコントローラ | |
| JPH05150802A (ja) | 偏差可変及び偏差ヒステリシス形ｐｉ制御方法 | |
| SU881653A1 (ru) | Каскадна система регулировани технологических процессов | |
| JPH1082719A (ja) | エンジントルク制御装置 | |
| SU1295012A1 (ru) | Система регулировани турбины | |
| JP2867686B2 (ja) | ファジィ制御による送信パワーコントロール方法 |