JPH04252312A - 電圧コンバータ回路 - Google Patents
電圧コンバータ回路Info
- Publication number
- JPH04252312A JPH04252312A JP839991A JP839991A JPH04252312A JP H04252312 A JPH04252312 A JP H04252312A JP 839991 A JP839991 A JP 839991A JP 839991 A JP839991 A JP 839991A JP H04252312 A JPH04252312 A JP H04252312A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage
- power supply
- line
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に用いられ
る電圧コンバータ回路に関する。
る電圧コンバータ回路に関する。
【０００２】
【従来の技術】従来、電圧コンバータ回路としては図３
に示すものがある。この電圧コンバータ回路は、電源か
ら電源電圧Ｖｃｃを供給され、基準電圧線Ｂを基準電圧
Ｖｒｅｆに駆動する基準電圧発生回路３１と、非反転入
力端子を上記基準電圧線Ｂに接続する一方、反転入力端
子を出力側に接続したボルテージフォロア回路を構成す
るオペアンプＯＰ３１とを備えている。
に示すものがある。この電圧コンバータ回路は、電源か
ら電源電圧Ｖｃｃを供給され、基準電圧線Ｂを基準電圧
Ｖｒｅｆに駆動する基準電圧発生回路３１と、非反転入
力端子を上記基準電圧線Ｂに接続する一方、反転入力端
子を出力側に接続したボルテージフォロア回路を構成す
るオペアンプＯＰ３１とを備えている。
【０００３】上記電圧コンバータ回路では、基準電圧発
生回路３１が発生する基準電圧Ｖｒｅｆを非反転入力端
子に受けた上記オペアンプＯＰ３１が、出力端子Ｔ３を
介して負荷Ｚ３を駆動する電流能力を持って基準電圧Ｖ
ｒｅｆと同じ出力電圧Ｖｏｕｔでもって負荷Ｚ３を駆動
する。
生回路３１が発生する基準電圧Ｖｒｅｆを非反転入力端
子に受けた上記オペアンプＯＰ３１が、出力端子Ｔ３を
介して負荷Ｚ３を駆動する電流能力を持って基準電圧Ｖ
ｒｅｆと同じ出力電圧Ｖｏｕｔでもって負荷Ｚ３を駆動
する。
【０００４】
【発明が解決しようとする課題】ところで、上記従来の
電圧コンバータ回路の消費電流を低減させるために、基
準電圧発生回路３１の消費電流を減少させると、上記基
準電圧発生回路３１が上記基準電圧線Ｂを駆動する能力
が低くなる。すると、この場合、基準電圧Ｖｒｅｆの立
ち上がりが緩慢になって、図２に示すように、電源の立
ち上げ時の電源電圧Ｖｃｃの立ち上がりに対し基準電圧
Ｖｒｅｆの立ち上がりが遅れるという問題がある。
電圧コンバータ回路の消費電流を低減させるために、基
準電圧発生回路３１の消費電流を減少させると、上記基
準電圧発生回路３１が上記基準電圧線Ｂを駆動する能力
が低くなる。すると、この場合、基準電圧Ｖｒｅｆの立
ち上がりが緩慢になって、図２に示すように、電源の立
ち上げ時の電源電圧Ｖｃｃの立ち上がりに対し基準電圧
Ｖｒｅｆの立ち上がりが遅れるという問題がある。
【０００５】そこで、本発明の目的は、基準電圧発生回
路の消費電流を低減させても、電源の立ち上げ時に、電
源電圧の立ち上がりに遅れることなく基準電圧を立ち上
げることができて、電源の立ち上げ時に速やかに出力電
圧を発生できる電圧コンバータ回路を提供することにあ
る。
路の消費電流を低減させても、電源の立ち上げ時に、電
源電圧の立ち上がりに遅れることなく基準電圧を立ち上
げることができて、電源の立ち上げ時に速やかに出力電
圧を発生できる電圧コンバータ回路を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するため
、本発明の電圧コンバータ回路は、電源と基準電圧線と
の間に接続されて、上記基準電圧線を基準電圧に駆動す
る基準電圧発生回路と、上記基準電圧線と出力端子の間
に接続され、上記出力端子を上記基準電圧に保つように
動作するボルテージフォロア回路とを備える電圧コンバ
ータ回路において、上記電源と上記基準電圧線との間に
直列に接続した抵抗と第１のキャパシタと、上記基準電
圧線とグランドとの間に接続した第２のキャパシタとを
備えることを特徴としている。
、本発明の電圧コンバータ回路は、電源と基準電圧線と
の間に接続されて、上記基準電圧線を基準電圧に駆動す
る基準電圧発生回路と、上記基準電圧線と出力端子の間
に接続され、上記出力端子を上記基準電圧に保つように
動作するボルテージフォロア回路とを備える電圧コンバ
ータ回路において、上記電源と上記基準電圧線との間に
直列に接続した抵抗と第１のキャパシタと、上記基準電
圧線とグランドとの間に接続した第２のキャパシタとを
備えることを特徴としている。
【０００７】
【作用】上記電源を立ち上げると、上記基準電圧線は、
上記電源と上記基準電圧線との間に直列に接続した抵抗
と第１のキャパシタとの合成インピーダンスと、上記基
準電圧線とグランドとの間に接続した第２のキャパシタ
のインピーダンスとの比で決まる電圧まで急速に立ち上
がる。したがって、上記基準電圧発生回路の駆動能力が
低くても、上記電源の立ち上げ時に、電源電圧の立ち上
がりに遅れることなく基準電圧線の基準電圧が立ち上げ
られる。このため、上記基準電圧発生回路の消費電流を
減少させても、上記基準電圧線に接続されたボルテージ
フォロア回路は、上記電源の立ち上げ時に速やかに出力
端子を基準電圧まで立ち上げることが可能になる。
上記電源と上記基準電圧線との間に直列に接続した抵抗
と第１のキャパシタとの合成インピーダンスと、上記基
準電圧線とグランドとの間に接続した第２のキャパシタ
のインピーダンスとの比で決まる電圧まで急速に立ち上
がる。したがって、上記基準電圧発生回路の駆動能力が
低くても、上記電源の立ち上げ時に、電源電圧の立ち上
がりに遅れることなく基準電圧線の基準電圧が立ち上げ
られる。このため、上記基準電圧発生回路の消費電流を
減少させても、上記基準電圧線に接続されたボルテージ
フォロア回路は、上記電源の立ち上げ時に速やかに出力
端子を基準電圧まで立ち上げることが可能になる。
【０００８】
【実施例】以下、本発明を図示の実施例により詳細に説
明する。図１は本発明の電圧コンバータ回路の実施例の
回路図である。この電圧コンバータ回路は、電源から電
源電圧Ｖｃｃを供給され、基準電圧線Ａを基準電圧Ｖｒ
ｅｆに駆動する基準電圧発生回路１と、非反転入力端子
を上記基準電圧線Ａに接続する一方、反転入力端子を出
力側に接続したボルテージフォロア回路を構成するオペ
アンプＯＰ１とを備えている。また、上記電源と上記基
準電圧線Ａとの間に抵抗Ｒ１とキャパシタＣ１とを直列
に接続している。また、上記基準電圧線Ａとグランドと
の間にキャパシタＣ２を接続している。
明する。図１は本発明の電圧コンバータ回路の実施例の
回路図である。この電圧コンバータ回路は、電源から電
源電圧Ｖｃｃを供給され、基準電圧線Ａを基準電圧Ｖｒ
ｅｆに駆動する基準電圧発生回路１と、非反転入力端子
を上記基準電圧線Ａに接続する一方、反転入力端子を出
力側に接続したボルテージフォロア回路を構成するオペ
アンプＯＰ１とを備えている。また、上記電源と上記基
準電圧線Ａとの間に抵抗Ｒ１とキャパシタＣ１とを直列
に接続している。また、上記基準電圧線Ａとグランドと
の間にキャパシタＣ２を接続している。
【０００９】上記電圧コンバータ回路は、上記基準電圧
発生回路１が発生する基準電圧Ｖｒｅｆを非反転入力端
子に受けた上記オペアンプＯＰ１が出力端子Ｔを介して
、負荷Ｚを駆動する能力を持つ出力電圧Ｖｏｕｔでもっ
て負荷Ｚを駆動する。
発生回路１が発生する基準電圧Ｖｒｅｆを非反転入力端
子に受けた上記オペアンプＯＰ１が出力端子Ｔを介して
、負荷Ｚを駆動する能力を持つ出力電圧Ｖｏｕｔでもっ
て負荷Ｚを駆動する。
【００１０】上記抵抗Ｒ１の抵抗値をｒ１とし、上記キ
ャパシタＣ１のキャパシタンスをｃ１として、上記抵抗
Ｒ１とキャパシタＣ１との合成インピーダンスをｚ１と
すると、ｚ１＝ｒ１＋（１／ｊωｃ１）である。また、
上記キャパシタＣ２のキャパシタンスをｃ２として、上
記キャパシタＣ２のインピーダンスをｚ２とすると、ｚ
２＝１／（ｊωｃ２）である。 そして、上記電源を立ち上げると、上記基準電圧線Ａは
、上記合成インピーダンスｚ１とインピーダンスｚ２と
の比で決まる電圧Ｖａまで急速に立ち上がる。ここでは
、Ｖａ＝Ｖｒｅｆとなる様に上記抵抗Ｒ１の抵抗値ｒ１
とキャパシタＣ１，Ｃ２のキャパシタンスｃ１，ｃ２の
値をあらかじめ設定している。したがって、上記電源の
立ち上げ時に、電源電圧Ｖｃｃの立ち上がりに遅れるこ
となく速やかに基準電圧線Ａの基準電圧Ｖｒｅｆを立ち
上げることができる。 このため、上記基準電圧発生回路１の消費電流を減少さ
せても、非反転入力端子を上記基準電圧線Ａに接続した
オペアンプＯＰ１は上記電源の立ち上げ時に速やかに出
力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆまで立ち上げること
ができる。
ャパシタＣ１のキャパシタンスをｃ１として、上記抵抗
Ｒ１とキャパシタＣ１との合成インピーダンスをｚ１と
すると、ｚ１＝ｒ１＋（１／ｊωｃ１）である。また、
上記キャパシタＣ２のキャパシタンスをｃ２として、上
記キャパシタＣ２のインピーダンスをｚ２とすると、ｚ
２＝１／（ｊωｃ２）である。 そして、上記電源を立ち上げると、上記基準電圧線Ａは
、上記合成インピーダンスｚ１とインピーダンスｚ２と
の比で決まる電圧Ｖａまで急速に立ち上がる。ここでは
、Ｖａ＝Ｖｒｅｆとなる様に上記抵抗Ｒ１の抵抗値ｒ１
とキャパシタＣ１，Ｃ２のキャパシタンスｃ１，ｃ２の
値をあらかじめ設定している。したがって、上記電源の
立ち上げ時に、電源電圧Ｖｃｃの立ち上がりに遅れるこ
となく速やかに基準電圧線Ａの基準電圧Ｖｒｅｆを立ち
上げることができる。 このため、上記基準電圧発生回路１の消費電流を減少さ
せても、非反転入力端子を上記基準電圧線Ａに接続した
オペアンプＯＰ１は上記電源の立ち上げ時に速やかに出
力電圧Ｖｏｕｔを基準電圧Ｖｒｅｆまで立ち上げること
ができる。
【００１１】また、上記抵抗Ｒ１は、上記キャパシタＣ
１，Ｃ２と共に、電源ラインのノイズを取り除くローパ
スフィルターを構成している。このローパスフィルター
のカットオフ周波数ｆｃは、次の（１）式で計算できる
。 ｆｃ＝（ｃ１＋ｃ２）／（２π・ｃ１・ｃ２・ｒ１）
…（１）上記ローパスフィルターは、こ
のカットオフ周波数ｆｃ以上の高周波ノイズが出力端子
Ｔに伝わることを防止できる。
１，Ｃ２と共に、電源ラインのノイズを取り除くローパ
スフィルターを構成している。このローパスフィルター
のカットオフ周波数ｆｃは、次の（１）式で計算できる
。 ｆｃ＝（ｃ１＋ｃ２）／（２π・ｃ１・ｃ２・ｒ１）
…（１）上記ローパスフィルターは、こ
のカットオフ周波数ｆｃ以上の高周波ノイズが出力端子
Ｔに伝わることを防止できる。
【００１２】
【発明の効果】以上の説明より明らかなように、本発明
の電圧コンバータ回路は、基準電圧発生回路に接続した
基準電圧線と電源との間に直列に接続した抵抗と第１の
キャパシタと、上記基準電圧線とグランドとの間に接続
した第２のキャパシタとを備えているので、上記電源を
立ち上げると、上記基準電圧線を、上記抵抗と第１のキ
ャパシタとの合成インピーダンスと、上記第２のキャパ
シタのインピーダンスとの比で決まる電圧まで急速に立
ち上げることができる。したがって、本発明によれば、
上記基準電圧発生回路の駆動能力が低くても、上記電源
の立ち上げ時に、電源電圧の立ち上がりに遅れることな
く上記基準電圧線の基準電圧を立ち上げることができる
。このため、上記基準電圧発生回路の消費電流を減少さ
せても、上記基準電圧線に接続したボルテージフォロア
回路は、上記電源の立ち上げ時に速やかに出力端子を基
準電圧まで立ち上げて、負荷を駆動することができる。 すなわち、本発明によれば、低消費電流で、しかも電源
の立ち上げ時に出力電圧を速やかに立ち上げることがで
きる電圧コンバータ回路を実現できる。
の電圧コンバータ回路は、基準電圧発生回路に接続した
基準電圧線と電源との間に直列に接続した抵抗と第１の
キャパシタと、上記基準電圧線とグランドとの間に接続
した第２のキャパシタとを備えているので、上記電源を
立ち上げると、上記基準電圧線を、上記抵抗と第１のキ
ャパシタとの合成インピーダンスと、上記第２のキャパ
シタのインピーダンスとの比で決まる電圧まで急速に立
ち上げることができる。したがって、本発明によれば、
上記基準電圧発生回路の駆動能力が低くても、上記電源
の立ち上げ時に、電源電圧の立ち上がりに遅れることな
く上記基準電圧線の基準電圧を立ち上げることができる
。このため、上記基準電圧発生回路の消費電流を減少さ
せても、上記基準電圧線に接続したボルテージフォロア
回路は、上記電源の立ち上げ時に速やかに出力端子を基
準電圧まで立ち上げて、負荷を駆動することができる。 すなわち、本発明によれば、低消費電流で、しかも電源
の立ち上げ時に出力電圧を速やかに立ち上げることがで
きる電圧コンバータ回路を実現できる。
【図１】 本発明の電圧コンバータ回路の回路図であ
る。
る。
【図２】 従来の電圧コンバータ回路の電源立ち上げ
時の動作波形図である。
時の動作波形図である。
【図３】 従来の電圧コンバータ回路の回路図である
。
。
１，３１ 基準電圧発生回路
Ａ，Ｂ 基準電圧線
ＯＰ１，ＯＰ３１ オペアンプ
Ｔ，Ｔ３ 出力端子
Ｚ，Ｚ３ 負荷
Claims (1)
- 【請求項１】 電源と基準電圧線との間に接続されて
、上記基準電圧線を基準電圧に駆動する基準電圧発生回
路と、上記基準電圧線と出力端子の間に接続され、上記
出力端子を上記基準電圧に保つように動作するボルテー
ジフォロア回路とを備える電圧コンバータ回路において
、上記電源と上記基準電圧線との間に直列に接続した抵
抗と第１のキャパシタと、上記基準電圧線とグランドと
の間に接続した第２のキャパシタとを備えることを特徴
とする電圧コンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP839991A JP2703410B2 (ja) | 1991-01-28 | 1991-01-28 | 電圧コンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP839991A JP2703410B2 (ja) | 1991-01-28 | 1991-01-28 | 電圧コンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04252312A true JPH04252312A (ja) | 1992-09-08 |
| JP2703410B2 JP2703410B2 (ja) | 1998-01-26 |
Family
ID=11692109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP839991A Expired - Fee Related JP2703410B2 (ja) | 1991-01-28 | 1991-01-28 | 電圧コンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2703410B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334256A (ja) * | 1994-06-13 | 1995-12-22 | Nippondenso Co Ltd | 電源回路 |
| US6011429A (en) * | 1997-01-31 | 2000-01-04 | Nec Corporation | Reference voltage generating device |
| US6313830B1 (en) | 1997-08-21 | 2001-11-06 | Nec Corporation | Liquid crystal display |
| KR100700849B1 (ko) * | 1999-06-02 | 2007-03-29 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 |
-
1991
- 1991-01-28 JP JP839991A patent/JP2703410B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07334256A (ja) * | 1994-06-13 | 1995-12-22 | Nippondenso Co Ltd | 電源回路 |
| US6011429A (en) * | 1997-01-31 | 2000-01-04 | Nec Corporation | Reference voltage generating device |
| US6313830B1 (en) | 1997-08-21 | 2001-11-06 | Nec Corporation | Liquid crystal display |
| KR100700849B1 (ko) * | 1999-06-02 | 2007-03-29 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체 집적회로, 반도체 집적회로를 구비하는 무접촉정보매체, 및 반도체 집적회로를 구동하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2703410B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8179183B2 (en) | Low-consumption switched-capacitor circuit | |
| CN106300978A (zh) | 电压转换器 | |
| JP2703410B2 (ja) | 電圧コンバータ回路 | |
| JPH05127763A (ja) | ボルテージレギユレータ | |
| CN103683928A (zh) | 一种用于集成开关稳压器的超前相位补偿电路 | |
| JPS62135270A (ja) | 定電圧回路の制御方式 | |
| CN203813660U (zh) | 一种用于集成开关稳压器的超前相位补偿电路 | |
| JPH0241934Y2 (ja) | ||
| JP6434314B2 (ja) | Ｄ級増幅回路 | |
| JP2913236B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| JPH0533059Y2 (ja) | ||
| SU1587621A1 (ru) | Активный фильтр | |
| JPS6115619Y2 (ja) | ||
| JPS62234581A (ja) | 超音波発振装置 | |
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 | |
| CN120956047A (zh) | 一种纹波补偿装置 | |
| JPS62154912A (ja) | フイルタ回路 | |
| JPH041524B2 (ja) | ||
| JPH09269796A (ja) | ビープ音合成回路 | |
| JP2005333796A (ja) | スイッチング電源回路及びそれを集積化した半導体装置 | |
| JPH0322864A (ja) | 電源装置の起動方式 | |
| TW201008112A (en) | Close-loop class-D audio amplifier and control method thereof | |
| JPS63275220A (ja) | 逓倍回路 | |
| JPS6122484B2 (ja) | ||
| JPH01274219A (ja) | 電圧レギュレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071003 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |