JPH07334256A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH07334256A JPH07334256A JP6130323A JP13032394A JPH07334256A JP H07334256 A JPH07334256 A JP H07334256A JP 6130323 A JP6130323 A JP 6130323A JP 13032394 A JP13032394 A JP 13032394A JP H07334256 A JPH07334256 A JP H07334256A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- power supply
- circuit
- output
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 電流消費の少ない電源回路を得る。
【構成】 電源10に接続される電流源２及び基準電圧発
生手段３、及び基準電圧発生手段３の出力側に接続され
た基準電圧出力手段７を備えた電源回路において、電流
源と基準電圧発生手段の間のトランスファーゲート５、
基準電圧発生手段と基準電圧出力手段の間のトランスフ
ァーゲート６、及び各トランスファーゲートをオン・オ
フさせる手段８を設け、基準電圧出力手段は、その入力
がハイインピーダンスであり、各トランスファーゲート
がオフのときも、入力電圧を保持するように構成され
る。基準電圧発生手段に間欠的に電流が供給されるた
め、消費電流が減少する。また、トランスファーゲート
のオフ時にも、電源の出力電圧は一定に保持される。
生手段３、及び基準電圧発生手段３の出力側に接続され
た基準電圧出力手段７を備えた電源回路において、電流
源と基準電圧発生手段の間のトランスファーゲート５、
基準電圧発生手段と基準電圧出力手段の間のトランスフ
ァーゲート６、及び各トランスファーゲートをオン・オ
フさせる手段８を設け、基準電圧出力手段は、その入力
がハイインピーダンスであり、各トランスファーゲート
がオフのときも、入力電圧を保持するように構成され
る。基準電圧発生手段に間欠的に電流が供給されるた
め、消費電流が減少する。また、トランスファーゲート
のオフ時にも、電源の出力電圧は一定に保持される。
Description
【０００１】
【産業上の利用分野】本発明は、電源回路に関するもの
であり、特に、出力電圧を正確な一定電圧に保つことが
できる電源回路に関するものである。
であり、特に、出力電圧を正確な一定電圧に保つことが
できる電源回路に関するものである。
【０００２】
【従来の技術】従来の電源回路の１例を図３に示す。図
３の回路は、電源のバッテリ１に電流源２と基準電圧発
生回路３が接続され、基準電圧発生回路３の出力側にオ
ペアンプ４が接続される。そして、オペアンプ４の出力
側から電源回路の出力電圧が取り出される。
３の回路は、電源のバッテリ１に電流源２と基準電圧発
生回路３が接続され、基準電圧発生回路３の出力側にオ
ペアンプ４が接続される。そして、オペアンプ４の出力
側から電源回路の出力電圧が取り出される。
【０００３】基準電圧発生回路３は、バンドギャップ回
路等により構成され、電流源２から定電流が供給されて
正確に一定な電圧を発生する。このような基準電圧発生
回路３は大きな出力電流を得ることはできないため、基
準電圧発生回路３の出力にオペアンプ４が接続される。
オペアンプ４は、基準電圧発生回路３の出力電圧と同じ
値の電圧を出力し、かつ大きな電流を外部回路に対して
供給することを可能にしている。
路等により構成され、電流源２から定電流が供給されて
正確に一定な電圧を発生する。このような基準電圧発生
回路３は大きな出力電流を得ることはできないため、基
準電圧発生回路３の出力にオペアンプ４が接続される。
オペアンプ４は、基準電圧発生回路３の出力電圧と同じ
値の電圧を出力し、かつ大きな電流を外部回路に対して
供給することを可能にしている。
【０００４】
【発明が解決しようとする課題】このような電源回路
は、基準電圧発生手段３がかなりの量の一定電流を消費
するため、回路全体の電流消費が大きいという欠点を有
している。このような電源回路を、例えば、コンピュー
タのメモリバックアップ等の電源回路に使用した場合、
基準電圧発生手段に常時一定電流を供給し続けなければ
ならないため、電源としてバッテリのような電源容量に
限度のあるものを使用した場合、その消耗が早くなると
いう課題を有している。
は、基準電圧発生手段３がかなりの量の一定電流を消費
するため、回路全体の電流消費が大きいという欠点を有
している。このような電源回路を、例えば、コンピュー
タのメモリバックアップ等の電源回路に使用した場合、
基準電圧発生手段に常時一定電流を供給し続けなければ
ならないため、電源としてバッテリのような電源容量に
限度のあるものを使用した場合、その消耗が早くなると
いう課題を有している。
【０００５】これに対し、電源容量に限度のある電源を
用いた電源回路であっても、基準電圧回路の電流消費を
少なくすることにより、電源の寿命を長くすることがで
きる。本発明は、電流消費の少ない電源回路を得ること
を目的とするものである。
用いた電源回路であっても、基準電圧回路の電流消費を
少なくすることにより、電源の寿命を長くすることがで
きる。本発明は、電流消費の少ない電源回路を得ること
を目的とするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、電源に接続される電流源及び基準電圧発
生手段、及び該基準電圧発生手段の出力側に接続された
基準電圧出力手段を備えた電源回路において、前記電流
源と前記基準電圧発生手段の間に設けたトランスファー
ゲート、前記基準電圧発生手段と前記基準電圧出力手段
の間に設けたトランスファーゲート、及び前記各トラン
スファーゲートをオン・オフさせる手段を具備し、前記
基準電圧出力手段が、その入力がハイインピーダンスで
あり、前記各トランスファーゲートがオフのときも、入
力電圧を保持するように構成される。
め、本発明は、電源に接続される電流源及び基準電圧発
生手段、及び該基準電圧発生手段の出力側に接続された
基準電圧出力手段を備えた電源回路において、前記電流
源と前記基準電圧発生手段の間に設けたトランスファー
ゲート、前記基準電圧発生手段と前記基準電圧出力手段
の間に設けたトランスファーゲート、及び前記各トラン
スファーゲートをオン・オフさせる手段を具備し、前記
基準電圧出力手段が、その入力がハイインピーダンスで
あり、前記各トランスファーゲートがオフのときも、入
力電圧を保持するように構成される。
【０００７】
【作用】電源回路の動作時、各トランスファーゲート
は、オン・オフを繰り返す。トランスファーゲートのオ
ン時、基準電圧発生手段に定電流が供給されて、基準電
圧発生手段は正確で一定な基準電圧を発生し、この基準
電圧を基準電圧出力手段に出力する。基準電圧出力手段
は基準電圧に基づいて、正確で一定な出力電圧を外部回
路に出力し、同時に、大きな電流を外部回路に出力でき
るようにする。
は、オン・オフを繰り返す。トランスファーゲートのオ
ン時、基準電圧発生手段に定電流が供給されて、基準電
圧発生手段は正確で一定な基準電圧を発生し、この基準
電圧を基準電圧出力手段に出力する。基準電圧出力手段
は基準電圧に基づいて、正確で一定な出力電圧を外部回
路に出力し、同時に、大きな電流を外部回路に出力でき
るようにする。
【０００８】トランスファーゲートのオフ時、基準電圧
発生手段は、電流が供給されず、基準電圧を発生しな
い。同時に、基準電圧発生手段と基準電圧出力手段との
間の接続も断たれるが、基準電圧出力手段は、トランス
ファーゲートのオン時に入力された基準電圧を保持し続
ける。このため、電源回路からは、トランスファーゲー
トのオン時と同じ値の出力電圧が外部回路に供給され続
ける。そして、基準電圧出力手段が保持する入力電圧は
時間の経過と共に低下をするが所定の値まで低下するま
でに、再びトランスファーゲートはオンされ、基準電圧
発生手段は一定の電圧を基準電圧出力手段に出力する。
以後、同様の動作が繰り返される。
発生手段は、電流が供給されず、基準電圧を発生しな
い。同時に、基準電圧発生手段と基準電圧出力手段との
間の接続も断たれるが、基準電圧出力手段は、トランス
ファーゲートのオン時に入力された基準電圧を保持し続
ける。このため、電源回路からは、トランスファーゲー
トのオン時と同じ値の出力電圧が外部回路に供給され続
ける。そして、基準電圧出力手段が保持する入力電圧は
時間の経過と共に低下をするが所定の値まで低下するま
でに、再びトランスファーゲートはオンされ、基準電圧
発生手段は一定の電圧を基準電圧出力手段に出力する。
以後、同様の動作が繰り返される。
【０００９】トランスファーゲートのオフ時、基準電圧
発生手段が電流を消費しないため、基準電圧発生手段に
電流を常時流し続けるものと比較して、電源回路の電流
消費を少なくすることができる。
発生手段が電流を消費しないため、基準電圧発生手段に
電流を常時流し続けるものと比較して、電源回路の電流
消費を少なくすることができる。
【００１０】
【実施例】本発明の実施例を図１に示す。電源回路１０
においては、電流源２、トランスファーゲート５、基準
電圧発生回路３が直列に接続され、これらが電源である
バッテリ１に接続される。基準電圧発生回路３の出力側
は、トランスファーゲート６を通して、基準電圧出力回
路７に接続され、この基準電圧出力回路７の出力側から
電源回路の出力電圧が得られる。また、各トランスファ
ーゲート５，６に制御信号を供給する制御信号発生回路
８が設けられる。
においては、電流源２、トランスファーゲート５、基準
電圧発生回路３が直列に接続され、これらが電源である
バッテリ１に接続される。基準電圧発生回路３の出力側
は、トランスファーゲート６を通して、基準電圧出力回
路７に接続され、この基準電圧出力回路７の出力側から
電源回路の出力電圧が得られる。また、各トランスファ
ーゲート５，６に制御信号を供給する制御信号発生回路
８が設けられる。
【００１１】ここで、基準電圧発生回路３としては、正
確な定電圧を発生する回路であればどのような回路も使
用可能であり、例えば、バンドギャップ回路が用いられ
る。また、基準電圧出力回路７は、その入力インピーダ
ンスがハイインピーダンスであり、入力電圧を保持する
機能を有するものが使用されるが、本実施例では、ＭＯ
ＳＦＥＴ入力オペアンプ４とその一方の入力端子に接続
されたコンデンサ９により構成されている。
確な定電圧を発生する回路であればどのような回路も使
用可能であり、例えば、バンドギャップ回路が用いられ
る。また、基準電圧出力回路７は、その入力インピーダ
ンスがハイインピーダンスであり、入力電圧を保持する
機能を有するものが使用されるが、本実施例では、ＭＯ
ＳＦＥＴ入力オペアンプ４とその一方の入力端子に接続
されたコンデンサ９により構成されている。
【００１２】以上の電源回路１０は、ＬＳＩに組み込ん
で構成することもできるし、単体の電源回路として構成
することもできる。上記電源回路１０の動作時には、制
御信号発生回路８から２つのトランスファーゲート５，
６に対して、図２に示すスイッチ制御信号が印加され
る。スイッチ制御信号は、一定の周期で、オン・オフを
繰り返す信号であり、図示の例では０．２５ｍＳ周期
で、オン期間が０．０２５ｍＳであるが、この周期及び
オン期間は任意の値に設定することができる。
で構成することもできるし、単体の電源回路として構成
することもできる。上記電源回路１０の動作時には、制
御信号発生回路８から２つのトランスファーゲート５，
６に対して、図２に示すスイッチ制御信号が印加され
る。スイッチ制御信号は、一定の周期で、オン・オフを
繰り返す信号であり、図示の例では０．２５ｍＳ周期
で、オン期間が０．０２５ｍＳであるが、この周期及び
オン期間は任意の値に設定することができる。
【００１３】トランスファーゲート５，６がオンしたと
き、基準電圧発生回路３に定電流が供給され、その出力
側から正確に一定な基準電圧が出力される。この基準電
圧は、オンとされているトランスファーゲート６を通っ
て基準電圧出力回路７のコンデンサ９に印加され、コン
デンサ９を充電する。基準電圧出力回路７のオペアンプ
４は、コンデンサ９の充電電圧と同一の電圧を電源回路
１０の出力として出力する。
き、基準電圧発生回路３に定電流が供給され、その出力
側から正確に一定な基準電圧が出力される。この基準電
圧は、オンとされているトランスファーゲート６を通っ
て基準電圧出力回路７のコンデンサ９に印加され、コン
デンサ９を充電する。基準電圧出力回路７のオペアンプ
４は、コンデンサ９の充電電圧と同一の電圧を電源回路
１０の出力として出力する。
【００１４】なお、本実施例では、オペアンプの増幅率
を１として、基準電圧と同一の値の電圧を出力している
が、オペアンプの増幅率を調節することにより、基準電
圧と異なる一定電圧を出力するようにすることもでき
る。次に、トランスファーゲート５，６がオフすると、
基準電圧発生回路３は、電流の供給が断たれるので、基
準電圧の発生を停止する。このトランスファーゲート５
のオフの間、基準電圧発生回路３においてバッテリ１の
電流を消費することがない。
を１として、基準電圧と同一の値の電圧を出力している
が、オペアンプの増幅率を調節することにより、基準電
圧と異なる一定電圧を出力するようにすることもでき
る。次に、トランスファーゲート５，６がオフすると、
基準電圧発生回路３は、電流の供給が断たれるので、基
準電圧の発生を停止する。このトランスファーゲート５
のオフの間、基準電圧発生回路３においてバッテリ１の
電流を消費することがない。
【００１５】また、コンデンサ９の充電電圧について
は、トランスファーゲート６がオフとされていること及
びＭＯＳＦＥＴ入力オペアンプ４の入力インピーダンス
がハイインピーダンスであることから、ほぼ一定の電圧
を保持する。なお、オペアンプ４の入力部がＭＯＳＦＥ
Ｔでなくバイポーラトランジスタにより構成されている
と、入力インピーダンスが低くなり、トランスファーゲ
ート５，６がオフとされた時でも、コンデンサ９からＤ
Ｃ的に微小な電流がオペアンプ４に流れ続ける。このた
め、コンデンサ９の充電電圧が時間の経過と共に低下し
ていき、出力電圧の精度を保つことができない。
は、トランスファーゲート６がオフとされていること及
びＭＯＳＦＥＴ入力オペアンプ４の入力インピーダンス
がハイインピーダンスであることから、ほぼ一定の電圧
を保持する。なお、オペアンプ４の入力部がＭＯＳＦＥ
Ｔでなくバイポーラトランジスタにより構成されている
と、入力インピーダンスが低くなり、トランスファーゲ
ート５，６がオフとされた時でも、コンデンサ９からＤ
Ｃ的に微小な電流がオペアンプ４に流れ続ける。このた
め、コンデンサ９の充電電圧が時間の経過と共に低下し
ていき、出力電圧の精度を保つことができない。
【００１６】しかしながら、本実施例においては、オペ
アンプ４は入力インピーダンスがハイインピーダンスで
あるため、コンデンサ９の充電電圧は、基準電圧発生回
路３及びオペアンプ４のいずれの側にも放電することが
なく、トランスファーゲート５，６のオフの間も、ほぼ
一定の電圧を保持する。したがって、オペアンプ４は、
トランスファーゲート５，６がオフの間も、コンデンサ
９の充電電圧とほぼ同一の値の電圧、即ち基準電圧発生
回路３の発生した基準電圧とほぼ同じ電圧を外部回路に
対して出力する。
アンプ４は入力インピーダンスがハイインピーダンスで
あるため、コンデンサ９の充電電圧は、基準電圧発生回
路３及びオペアンプ４のいずれの側にも放電することが
なく、トランスファーゲート５，６のオフの間も、ほぼ
一定の電圧を保持する。したがって、オペアンプ４は、
トランスファーゲート５，６がオフの間も、コンデンサ
９の充電電圧とほぼ同一の値の電圧、即ち基準電圧発生
回路３の発生した基準電圧とほぼ同じ電圧を外部回路に
対して出力する。
【００１７】現実問題として、コンデンサ９の充電電圧
は時間の経過と共に若干低下をするが、トランスファー
ゲート５，６がオフとされて所定時間経過後、トランス
ファーゲート５，６は再びオンとされ、基準電圧発生手
段３は基準電圧を発生して基準電圧出力手段７に出力す
る。以後同様な動作が繰り返されて、電源回路１０は正
確に一定な電圧を出力する。
は時間の経過と共に若干低下をするが、トランスファー
ゲート５，６がオフとされて所定時間経過後、トランス
ファーゲート５，６は再びオンとされ、基準電圧発生手
段３は基準電圧を発生して基準電圧出力手段７に出力す
る。以後同様な動作が繰り返されて、電源回路１０は正
確に一定な電圧を出力する。
【００１８】なお、トランスファーゲートをオン・オフ
させる周期及びオン・オフ時間は、以上説明した動作を
踏まえ、基準電圧出力手段７の入力電圧の値が必要な範
囲内に保たれるように選定される。以上説明したよう
に、図１に示す電源回路１０は、トランスファーゲート
５，６がオンの時及びオフの時を問わず、基準電圧発生
回路３が発生した基準電圧と等しい電圧を出力し続け
る。そして、基準電圧発生回路３及びコンデンサ９はい
ずれも大きな電流値を出力することができないが、オペ
アンプ４を用いることにより、必要な大きさの電流が電
源回路の出力として引き出すことができる。
させる周期及びオン・オフ時間は、以上説明した動作を
踏まえ、基準電圧出力手段７の入力電圧の値が必要な範
囲内に保たれるように選定される。以上説明したよう
に、図１に示す電源回路１０は、トランスファーゲート
５，６がオンの時及びオフの時を問わず、基準電圧発生
回路３が発生した基準電圧と等しい電圧を出力し続け
る。そして、基準電圧発生回路３及びコンデンサ９はい
ずれも大きな電流値を出力することができないが、オペ
アンプ４を用いることにより、必要な大きさの電流が電
源回路の出力として引き出すことができる。
【００１９】また、トランスファーゲート５，６をオフ
とした時は、基準電圧発生回路３には電流が供給され
ず、バッテリ１の電流が消費されないため、電源として
バッテリ１を用いても、バッテリの消費電流を少なくし
てバッテリ寿命を長くすることができる。本実施例にお
いては、トランスファーゲート５，６のオン時間とオン
・オフ周期との比を１：１０としているので、常にオン
し続ける従来回路と比較して、例えば６００μＡの消費
電流を６０μＡ（平均）にできる。
とした時は、基準電圧発生回路３には電流が供給され
ず、バッテリ１の電流が消費されないため、電源として
バッテリ１を用いても、バッテリの消費電流を少なくし
てバッテリ寿命を長くすることができる。本実施例にお
いては、トランスファーゲート５，６のオン時間とオン
・オフ周期との比を１：１０としているので、常にオン
し続ける従来回路と比較して、例えば６００μＡの消費
電流を６０μＡ（平均）にできる。
【００２０】
【発明の効果】本発明によれば、電流消費の少ない電源
回路を得ることができる。
回路を得ることができる。
【図１】本発明の電源回路の１実施例を示すブロック
図。
図。
【図２】図１のトランスファーゲートの制御信号の波形
を示す図。
を示す図。
【図３】従来の電源回路を示すブロック図。
１…バッテリ ２…電流源 ３…基準電圧発生回路 ４…オペアンプ ５，６…トランスファーゲート ７…基準電圧出力回路 ８…制御信号発生回路 ９…コンデンサ １０…電源回路
Claims (3)
- 【請求項１】 電源に接続される電流源及び基準電圧発
生手段、及び該基準電圧発生手段の出力側に接続された
基準電圧出力手段を備えた電源回路において、前記電流
源と前記基準電圧発生手段の間に設けたトランスファー
ゲート、前記基準電圧発生手段と前記基準電圧出力手段
の間に設けたトランスファーゲート、及び前記各トラン
スファーゲートをオン・オフさせる手段を具備し、前記
基準電圧出力手段は、その入力がハイインピーダンスで
あり、前記各トランスファーゲートがオフのときも、入
力電圧を保持するように構成されていることを特徴とす
る電源回路。 - 【請求項２】 前記基準電圧出力手段は、ＭＯＳＦＥＴ
入力オペアンプ及び、該オペアンプの入力に一端が接続
されたコンデンサにより構成されることを特徴とする請
求項１記載の電源回路。 - 【請求項３】 前記トランスファーゲートをオン・オフ
させる手段は、一定周期でトランスファーゲートをオン
・オフさせる信号を出力することを特徴とする請求項１
記載の電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6130323A JPH07334256A (ja) | 1994-06-13 | 1994-06-13 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6130323A JPH07334256A (ja) | 1994-06-13 | 1994-06-13 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07334256A true JPH07334256A (ja) | 1995-12-22 |
Family
ID=15031598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6130323A Pending JPH07334256A (ja) | 1994-06-13 | 1994-06-13 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07334256A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337598B1 (en) | 1999-03-02 | 2002-01-08 | Nec Corporation | Reference voltage generating device and generating method of the same |
| JP2015084201A (ja) * | 2013-09-19 | 2015-04-30 | 株式会社東芝 | 基準電圧発生装置およびスイッチング電源装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252312A (ja) * | 1991-01-28 | 1992-09-08 | Sharp Corp | 電圧コンバータ回路 |
| JPH05183119A (ja) * | 1991-12-27 | 1993-07-23 | Sharp Corp | 降圧回路を備えたｓｒａｍ |
| JPH06242847A (ja) * | 1992-12-24 | 1994-09-02 | Hitachi Ltd | 基準電圧発生回路 |
-
1994
- 1994-06-13 JP JP6130323A patent/JPH07334256A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04252312A (ja) * | 1991-01-28 | 1992-09-08 | Sharp Corp | 電圧コンバータ回路 |
| JPH05183119A (ja) * | 1991-12-27 | 1993-07-23 | Sharp Corp | 降圧回路を備えたｓｒａｍ |
| JPH06242847A (ja) * | 1992-12-24 | 1994-09-02 | Hitachi Ltd | 基準電圧発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6337598B1 (en) | 1999-03-02 | 2002-01-08 | Nec Corporation | Reference voltage generating device and generating method of the same |
| JP2015084201A (ja) * | 2013-09-19 | 2015-04-30 | 株式会社東芝 | 基準電圧発生装置およびスイッチング電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5703415A (en) | Power supply circuit | |
| US5184031A (en) | Semiconductor integrated circuit | |
| US8416633B2 (en) | SRAM leakage reduction circuit | |
| US8004351B2 (en) | Semiconductor integrated circuit device and power supply voltage control system | |
| US5808460A (en) | Rapid power enabling circuit | |
| JP3260631B2 (ja) | 周期的にａ／ｄ変換を行うａ／ｄコンバータ回路 | |
| US6909320B2 (en) | Method and apparatus for dual output voltage regulation | |
| CN114072984A (zh) | 电池管理设备 | |
| JP2762950B2 (ja) | 電源切替回路 | |
| JP2003330550A (ja) | 定電圧電源回路 | |
| JPH07334256A (ja) | 電源回路 | |
| US5258663A (en) | Reference voltage generating circuit having reduced power consumption | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| JPH05206860A (ja) | 電流加算型ディジタル／アナログ変換回路 | |
| US6930540B2 (en) | Integrated circuit with voltage divider and buffered capacitor | |
| US20010026189A1 (en) | Intermediate voltage control circuit having reduced power consumption five | |
| US5569965A (en) | Control method for reducing quiescent current | |
| JP2740474B2 (ja) | 電源制御回路 | |
| JP3098480B2 (ja) | 電源回路 | |
| KR900001996B1 (ko) | 내부전원 발생기 | |
| JPH10322898A (ja) | 電池使用機器 | |
| JPH04345995A (ja) | 半導体記憶装置 | |
| JP3564976B2 (ja) | 発振検出回路 | |
| KR0168000B1 (ko) | 휴대용정보단말시스템의 배터리 교체시기 경보회로 및 그 방법 | |
| JP3088202B2 (ja) | 半導体集積回路装置 |