JPH04252387A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に疑似ＳＲＡＭのリフレッシュパルス発生機能
を有するマイクロコンピュータに関する。

【０００２】

【従来の技術】近年、大容量メモリを用いた応用分野が
ますます増大している。大容量メモリの代表的なものと
してＤＲＡＭがあげられるが、タイミング制御が難しい
ことから、なかなか使用できないという意見が聞かれる
。また、ＳＲＡＭは、タイミング制御が容易で、スピー
ドが早いという利点が有るが、価格が高いという欠点を
有している。

【０００３】そのため、最近では、タイミング制御も比
較的容易で、価格の安い疑似ＳＲＡＭを用いる場合が増
えており、疑似ＳＲＡＭのリフレッシュ機能を内蔵する
マイクロコンピュータが製品化されている。

【０００４】まずはじめに、疑似ＳＲＡＭのリフレッシ
ュ機能を内蔵する従来のマイクロコンピュータについて
、図面を参照して説明する。図６は、従来のマイクロコ
ンピュータのリフレッシュパルス発生回路の構成を示す
ブロック図である。まず、構成要素について説明する。 クロック６０１は各回路の動作を制御する信号で、ＣＰ
Ｕ（図示せず）からフリー・ランニング・カウンタ６０
２，バス制御回路６０３，リフレッシュ制御回路６０４
に供給される。フリー・ランニング・カウンタ６０２は
、クロック６０１をカウントし、定期的にオーバフロー
信号６０５を発生するカウンタである。バス制御回路６
０３は、クロック６０１，リフレッシュサイクル信号６
１１を入力し、アドレスストローブ信号６０６，リード
信号６０７，ライト信号６０８を出力する回路である。 また、外部メモリアクセス要求信号６０９を出力する。

【０００５】外部メモリアクセス信号６１０は、リフレ
ッシュサイクル信号６１１が出力されていない状態で外
部メモリアクセス要求信号６０９が出力されるとアクテ
ィブになる信号である。リフレッシュ制御回路６０４は
、クロック６０１，オーバフロー信号６０５，外部メモ
リアクセス信号６１０を入力し、リフレッシュサイクル
信号６１１をバス制御回路６０３に出力し、リフレッシ
ュパルス６１３を端子１１４に出力する。

【０００６】次に、動作について説明する。フリー・ラ
ンニング・カウンタ６０２はクロック６０１を入力して
カウント・アップを行い、定期的にオーバフロー信号６
０５を、リフレッシュ制御回路６０４に出力する。

【０００７】バス制御回路６０３は、外部メモリをアク
セスする時に外部メモリアクセス要求信号６０９を発生
し、この時リフレッシュサイクル信号６１１が発生して
いなければ、アドレスストローブ信号６０６，リード信
号６０７，ライト信号６０８を発生する。また、リフレ
ッシュサイクル信号６１１が発生している時には、外部
メモリアクセス要求信号６０９を出力したまま、リフレ
ッシュサイクル信号６１１が解除されるまで、アドレス
ストローブ信号６０６，リード信号６０７，ライト信号
６０８の出力を保留する。

【０００８】リフレッシュ制御回路６１２は、外部メモ
リアクセス信号６１０が発生していない時にオーバフロ
ー信号６０５が発生すると、リフレッシュサイクル信号
６１１を発生してバス制御回路６０３にリフレッシュサ
イクルであることを示すとともに、リフレッシュパルス
６１３を端子６１４に出力する。外部メモリアクセス信
号６１０が発生している時にオーバフロー信号１０５が
発生した場合は、リフレッシュサイクル信号６１１とリ
フレッシュパルス６１３の出力を保留し、外部メモリア
クセス信号６１０が解除された後、リフレッシュサイク
ル信号６１１，リフレッシュパルス６１３を出力する。

【０００９】また、オーバフロー信号６０５と外部メモ
リアクセス要求信号６０９とが同時に発生した場合は、
オーバフロー信号６０５の発生と同時に、リフレッシュ
サイクル信号６１１が発生し、外部メモリアクセス信号
６１０は発生せず、リフレッシュ制御回路６０４は、リ
フレッシュサイクル信号６１１，リフレッシュパルス６
１３を発生する。

【００１０】バス制御回路６０３は、リフレッシュサイ
クル信号６１１が解除されるまで待ってから、アドレス
ストローブ信号６０６，リード信号６０７，ライト信号
６０８を出力する。従って、外部メモリアクセス中には
、リフレッシュパルスの出力が待たされ、リフレッシュ
サイクル中には外部メモリアクセスが待たされることに
なる。

【００１１】図７に従来のリフレッシュ機能を内蔵した
マイクロコンピュータのタイミングチャートを示す。こ
の疑似ＳＲＡＭは、４ｍｓ間にリフレッシュパルスを２
５６回入力しなければならない。４ｍｓ間に２５６回の
リフレッシュパルスを発生するようにフリー・ランニン
グ・カウンタの周期を設定し、リフレッシュパルス出力
と外部メモリアクセスが毎回競合もしくは重なったとす
ると、従来のリフレッシュ機能内蔵のマイクロコンピュ
ータを用いた場合には、外部メモリアクセスは２５６回
もウエイトがかけられることになる。

【００１２】１回につき５００ｎｓのウエイトがかけら
れるとすると、２５６回では、 ５００ｎｓ×２５６＝１２８μｓ となり、４ｍｓの約３．２％に相当する。

【００１３】次に、リフレッシュ機能を内蔵しないマイ
クロコンピュータを用いた場合のマイクロコンピュータ
システムの一例を図を用いて説明する。図８はリフレッ
シュ機能を内蔵しないマイクロコンピュータを用いたシ
ステムの構成を示すブロック図である。

【００１４】まず構成要素について説明する。マイクロ
コンピュータ８０１は、アドレスストローブ信号８０２
，リード信号８０３，ライト信号８０４を出力し、アド
レス／データバス８０５にアドレスおよびデータを入出
力する。アドレスラッチ８０６は、アドレスストローブ
信号８０２，アドレス／データバス８０５を入力し、ア
ドレスバス８０７をアドレスデコーダ８０８，ＰＲＯＭ
８１０，疑似ＳＲＡＭ８１１に出力する。アドレスデー
コーダ８０８は、ＰＲＯＭ選択信号８１２をＰＲＯＭ８
１０，リフレッシュパルス生成回路８０９に出力し、疑
似ＳＲＡＭ選択信号８１３を疑似ＳＲＡＭ８１１に出力
する。

【００１５】リフレッシュパルス生成回路８０９は、Ｐ
ＲＯＭ選択信号８１２を入力し、リフレッシュパルス８
１４を疑似ＳＲＡＭ８１１に出力する。ＰＲＯＭ８１０
は、リード信号８０３，ＰＲＯＭ選択信号８１２，アド
レスバス８０７を入力し、アドレス／データバス８０５
にデータを出力する。疑似ＳＲＡＭ８１１は、ライト信
号８０４，疑似ＳＲＡＭ選択信号８１３，リフレッシュ
パルス８１４，アドレスバス８０７を入力し、アドレス
／データバス８０５に入出力する。

【００１６】次に動作について説明する。マイクロコン
ピュータ８０１は、アドレス／データバス８０５に対し
、アクセスする外部メモリのアドレスを出力し、アドレ
スストローブ８０２を出力する。このとき、アドレスラ
ッチ８０６が、アドレス／データバス上のアドレスをラ
ッチして、アドレスバス８０７に出力すると共に、アド
レスデコーダ８０８が、ＰＲＯＭ選択信号８１２又は疑
似ＳＲＡＭ選択信号８１３を出力する。ＰＲＯＭ選択信
号８１２が発生すると、リフレッシュパルス生成回路８
０９は、ＰＲＯＭ選択信号８１２を用いてリフレッシュ
パルス８１４を生成し、疑似ＳＲＡＭ８１１に出力する
。

【００１７】次に、マイクロコンピュータ８０１は、リ
ード信号８０３を発生して、ＰＲＯＭ８１０のデータを
アドレス／データバス８０５を介してリードする。すな
わち、マイクロコンピュータ８０１が、ＰＲＯＭ８１０
をアクセスする間に、疑似ＳＲＡＭ８１１をリフレッシ
ュするという構成となっている。

【００１８】

【発明が解決しようとする課題】上述した従来のリフレ
ッシュ機能を内蔵するマイクロコンピュータでは、フェ
ッチやデータアクセスなどの外部メモリアクセスとリフ
レッシュサイクルが競合するたびに、外部メモリアクセ
スが待たされるため、リフレッシュ機能を内蔵しないマ
イクロコンピュータを用いる場合と比較して、外部メモ
リに対する実行スピードが著しく遅くなってしまうとい
う欠点がある。

【００１９】また、リフレッシュ機能を内蔵しないマイ
クロコンピュータを用いたシステムでは、常に一定以上
の周波数で他のメモリをアクセスするとは限らない為、
リフレッシュパルスの周波数が一時的に低下して、疑似
ＳＲＡＭの保持データが破壊される危険が有った。

【００２０】本発明の目的は一定の周期でリフレッシュ
を実行しながら、リフレッシュ中に外部メモリアクセス
が並行して行なえるマイクロコンピュータを提供するこ
とにある。

【００２１】

【課題を解決するための手段】本発明のマイクロコンピ
ュータは、リフレッシュを必要としないメモリアクセス
であることを検出する手段と、定期的にオーバフロー信
号を発生するフリー・ランニング・カウンタと、前記オ
ーバフロー信号が発生した後に前記メモリアクセスを検
出した時にリフレッシュパルスを出力する手段とを有す
る。

【００２２】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第一の実施例の構成を示すブロック
図である。

【００２３】まず、構成要素について説明する。ここで
クロック１０１，フリー・ランニング・カウンタ１０２
，バス制御回路１０３，外部メモリアクセス信号１１０
，外部メモリアクセス要求信号１１１，リフレッシュパ
ルス１１３，端子１１４は、前述した従来例と同じなの
で、説明を省略する。アドレスバス１１５は、アクセス
するメモリのアドレスをアドレス比較回路１１７に出力
する。リフレッシュエリア設定レジスタ１１６は、リフ
レッシュを行うアドレス領域を設定するレジスタで、ア
ドレス比較回路１１７にデータを出力する。

【００２４】アドレス比較回路１１７は、クロック１０
１と、リフレッシュ領域設定レジスタ１１６で設定され
たデータと、アドレスバス１１５上のアドレスを入力し
、リフレッシュ不要エリア信号１１８を出力する。リフ
レッシュ不要エリアアクセス信号１２０は、外部メモリ
アクセス信号１１０とリフレッシュ不要エリア信号１１
８とが共に発生した時に発生する信号である。

【００２５】フリップフロップ１１９（以下、Ｆ．Ｆと
略記する）は、オーバフロー信号１０５が発生するとセ
ットされ、リフレッシュタイミング信号１２１が発生す
るとリセットされるフリップフロップ回路である。リフ
レッシュタイミング信号１２１は、Ｆ．Ｆ１１９がセッ
トされた状態で、リフレッシュ不要エリアアクセス信号
１２０が発生した時に発生する信号である。

【００２６】リフレッシュタイミング信号１２２は、Ｆ
．Ｆ１１９がセットされた状態で、オーバフロー信号１
０５が発生した時に発生する信号である。リフレッシュ
制御回路１０４は、クロック１０１とリフレッシュタイ
ミング信号１２１とリフレッシュタイミング信号１２２
と外部メモリアクセス信号１１０を入力し、リフレッシ
ュパルス１１３を端子１１４に出力する。

【００２７】次に動作について説明する。アドレス比較
回路１１７は、リフレッシュエリア設定レジスタ１１６
で設定した値と、アドレスバス１１５のデータを比較し
、リフレッシュする領域に該当していなければリフレッ
シュ不要エリア信号１１８を出力する。

【００２８】リフレッシュ不要エリアアクセス信号１２
０は、外部メモリアクセス信号１１０とリフレッシュ不
要エリア信号１１８とが同時に発生している時、すなわ
ち、リフレッシュの不要な外部メモリにアクセスしてい
る時に発生する。フリー・ランニング・カウンタ１０２
からオーバフロー信号１０５が発生するとＦ．Ｆ１１９
がセットされる。

【００２９】Ｆ．Ｆ１１９がセットされた状態でリフレ
ッシュ不要エリアアクセス信号１２０が発生すると、リ
フレッシュタイミング信号１２１が発生し、リフレッシ
ュ制御回路１０４はリフレッシュパルス１１３を端子１
１４に出力する。この時リフレッシュサイクル信号１１
１は出力しない。従って、リフレッシュパルスを出力し
ながら外部メモリアクセスが実行される。またこの時Ｆ
．Ｆ１１９はリセットされる。

【００３０】Ｆ．Ｆ１１９がリセットされた状態でリフ
レッシュ不要エリアアクセス信号１２０が発生しても、
リフレッシュタイミング信号１２１が発生しないので、
リフレッシュ制御回路１０４はリフレッシュパルス１１
３もリフレッシュサイクル信号１１１も出力しない。

【００３１】Ｆ．Ｆ１１９がセットされた状態でオーバ
フロー信号１０５が発生すると、つまり、１回目のオー
バフロー信号１０５発生から次のオーバフロー信号１０
５発生までの時間に、リフレッシュ不要な外部メモリへ
のアクセスが発生しなかった場合には、リフレッシュタ
イミング信号１２２が発生する。この時、外部メモリア
クセス信号１１０が発生していなければ、あるいはオー
バフロー信号１０５と同時に発生したのであれば、リフ
レッシュ制御回路１０４はリフレッシュパルス１１３を
端子１１４に出力し、リフレッシュサイクル信号１１１
を出力する。バス制御回路１０３は、リフレッシュサイ
クル信号１１１が解除されてから、次のアクセスを開始
する。この時Ｆ．Ｆ１１９はリセットされない。

【００３２】また、リフレッシュタイミング信号１２２
が発生する前に外部メモリアクセス信号１１０が発生し
ていれば、リフレッシュ制御回路１０４は外部メモリア
クセス信号１１０が解除されるまで待ってからリフレッ
シュパルス１１３を端子１１４に出力し、リフレッシュ
信号１１１を出力する。この時もＦ．Ｆ１１９はリセッ
トされない。

【００３３】本実施例におけるタイミングチャートを図
２に示す。本実施例においては従来と異なり、外部メモ
リアクセスとリフレッシュパルス出力を並行して行うこ
とができる。従って、本実施例においては従来例で述べ
たような時間のロスは解消される。

【００３４】また、リフレッシュの不要なメモリへのア
クセスが長時間発生しない場合でも、確実にリフレッシ
ュが行なわれるので、疑似ＳＲＡＭの保持データが破壊
される心配がない。

【００３５】次に、本発明の第２の実施例について、図
面を用いて説明する。図３は、本発明の第２実施例を示
すブロック図である。

【００３６】まず構成要素について説明する。クロック
３０１，フリー・ランニング・カウンタ３０２，オーバ
フロー信号３０５，アドレスストローブ信号３０６，リ
ード信号３０７，ライト信号３０８，外部メモリアクセ
ス要求信号３０９，外部メモリアクセス信号３１０，リ
フレッシュサイクル信号３１１，リフレッシュパルス３
１３，端子３１４，アドレスバス３１５，リフレッシュ
エリア設定レジスタ３１６，アドレス比較回路３１７，
リフレッシュ不要エリア信号３１８，Ｆ．Ｆ３１９，リ
フレッシュ不要エリアアクセス信号３２０，リフレッシ
ュタイミング信号３２１，３２２の構成は、第１の実施
例と同じなので、説明を省略する。

【００３７】リフレッシュウエイト選択レジスタ３２３
は、リフレッシュサイクル数を指定するレジスタで、リ
フレッシュウエイト信号３２４を、バス制御回路３０３
及びリフレッシュ制御回路３０４に出力する。バス制御
回路３０３は、クロック３０１，リフレッシュサイクル
信号３１１，リフレッシュウエイト信号３２４を入力し
、アドレスストローブ信号３０６，リード信号３０７，
ライト信号３０８，外部メモリアクセス要求信号３０９
を出力する。

【００３８】リフレッシュ制御回路３０４は、クロック
３０１，外部メモリアクセス信号３１０，リフレッシュ
タイミング信号３２１，リフレッシュタイミング信号３
２２，リフレッシュウエイト信号３２４を入力し、リフ
レッシュサイクル信号３１１，リフレッシュパルス３１
３を出力する。

【００３９】つぎに、動作について説明する。Ｆ．Ｆ３
１９がリセットされた状態でリフレッシュ不要エリアア
クセス信号３２０が発生しても、リフレッシュ制御回路
３０４は、リフレッシュサイクル信号３１１，リフレッ
シュパルス３１３を発生しない。この時、バス制御回路
３０３は、通常のメモリアクセスと同様のアクセスサイ
クルで、アドレスストローブ信号３０６，リード信号３
０７，ライト信号３０８を出力する。

【００４０】Ｆ．Ｆ３１９がセットされた状態でリフレ
ッシュ不要エリアアクセス信号３２０が発生すると、リ
フレッシュ制御回路３０４は、リフレッシュウエイト選
択レジスタ３２３で指定されたリフレッシュサイクル数
で、リフレッシュパルス３１３，リフレッシュサイクル
信号３１１を発生する。この時、バス制御回路３０３は
、通常のメモリアクセスサイクル数とリフレッシュウエ
イト選択レジスタ３２３で指定されたリフレッシュサイ
クル数のどちらか長い方をメモリアクセスサイクル数と
して、アドレスストローブ信号３０６，リード信号３０
７，ライト信号３０８を発生する。

【００４１】Ｆ．Ｆ３１９がセットされた状態でオーバ
フロー信号３０５が発生すると、リフレッシュ制御回路
３０４は、リフレッシュウエイト選択レジスタ３２３で
指定されたリフレッシュサイクル数で、リフレッシュパ
ルス３１３，リフレッシュサイクル信号３１１を発生す
る。この時、バス制御回路３０３は、リフレッシュサイ
クル信号３１１が解除されるまで、アドレスストローブ
信号３０６，リード信号３０７，ライト信号３０８を発
生を待たせる。

【００４２】すなわち本実施例のマイクロコンピュータ
は、リフレッシュパルス３１３を発生する外部メモリア
クセスのみ、リフレッシュに必要な時間だけ、アクセス
サイクル数を引き延ばす。

【００４３】その結果、疑似ＳＲＡＭのスピードに関わ
らず、リフレッシュ不要などの様なスピードのメモリも
使用することが可能となり、しかもマイクロコンピュー
タの動作速度をほとんど低下させないという効果が有る
。

【００４４】通常のマイクロコンピュータの処理では、
データアクセスに対しプログラムフェッチの回数の方が
ずっと多い（外部メモリへのアクセスのうちフェッチが
８０％以上を占める。）ので、データメモリとして、低
速の疑似ＳＲＡＭを使用し、プログラムメモリとして高
速のＰＲＯＭを使用して効率を上げることが多い。この
ような場合に本実施例のマイクロコンピュータは、特に
効果が有る。

【００４５】

【発明の効果】以上説明したように本発明は、一定の周
期でリフレッシュを実行しながら、しかもリフレッシュ
中でも外部メモリアクセスを並行して行うことができる
。その結果、確実に疑似ＳＲＡＭをリフレッシュできる
と共に、外部メモリアクセスにリフレッシュによるウエ
イトがかかる確率が減少し、命令実行が高速になるとい
う利点がある。

【００４６】

【図面な簡単な説明】

【図１】本発明の第１実施例を示すブロック図である。

【００４７】

【図２】第１実施例のタイミングチャートである。

【００４８】

【図３】本発明の第２実施例を示すブロック図である。

【００４９】

【図４】第２実施例のタイミングチャートである。

【００５０】

【図５】第２実施例のタイミングチャートである。

【００５１】

【図６】従来例を示すブロック図である。

【００５２】

【図７】従来例のタイミングチャートである。

【００５３】

【図８】従来例を示すブロック図である。

【００５４】

【図９】従来例のタイミングチャートである。

【００５５】

【符号の説明】

１０１，３０１，６０１　　　　クロック１０２，３０
２，６０２　　　　フリー・ランニング・カウンタ １０３，３０３，６０３　　　　バス制御回路１０４，
３０４，６０４　　　　リフレッシュ制御回路１０５，
３０５，６０５　　　　オーバフロー信号１０６，３０
６，６０６，８０２　　　　アドレスストローブ信号 １０７，３０７，６０７，８０３　　　　リード信号１
０８，３０８，６０８，８０４　　　　ライト信号１０
９，３０９，６０９　　　　外部メモリアクセス要求信
号 １１０，３１０，６１０　　　　外部メモリアクセス信
号１１１，３１１，６１１　　　　リフレッシュサイク
ル信号１１３，３１３，６１３，８１４　　　　リフレ
ッシュパルス １１４，３１４，６１４　　　　端子 １１５，３１５，８０７　　　　アドレスバス１１６，
３１６　　　　リフレッシュエリア設定レジスタ１１７
，３１７　　　　アドレス比較回路１１８，３１８　　
　　リフレッシュ不要エリア信号１１９，３１９　　　
　Ｆ．Ｆ １２０，３２０　　　　リフレッシュ不要エリアアクセ
ス信号 １２１，１２２，３２１，３２２　　　　リフレッシュ
タイミング信号 ３２３　　　　リフレッシュウエイト指定レジスタ３２
４　　　　リフレッシュウエイト信号８０１　　　　マ
イクロコンピュータ ８０５　　　　アドレス／データバス ８０６　　　　アドレスラッチ ８０８　　　　アドレスデコーダ ８０９　　　　リフレッシュパルス生成回路８１０　　
　　ＰＲＯＭ ８１１　　　　疑似ＳＲＡＭ ８１２　　　　ＰＲＯＭ選択信号 ８１３　　　　疑似ＳＲＡＭ選択信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　リフレッシュを要する第１のメモリと
   、前記第１のメモリにリフレッシュパルスを供給するリ
   フレッシュ手段と、リフレッシュを必要としない第２の
   メモリと、前記第２のメモリがアクセス中であることを
   検出する手段と、前記メモリアクセスを検出した際に前
   記第１のメモリに対しリフレッシュパルスの出力を許可
   する手段とを有することを特徴とするマイクロコンピュ
   ータ。
2. 【請求項２】　　請求項１記載のマイクロコンピュータ
   に於いて、フリー・ランニング・カウンタと、前記フリ
   ー・ランニング・カウンタのオーバフローを検出した後
   前記第２のメモリに対するアクセスを検出した際にリフ
   レッシュパルスを発生する手段を有することを特徴とす
   るマイクロコンピュータ。
3. 【請求項３】　　請求項２記載のマイクロコンピュータ
   に於いて、前記カウンタのオーバフローを検出した後次
   のオーバフローが発生するまでに前記第２のメモリに対
   するアクセスを検出しない場合にリフレッシュパルスを
   発生する手段を有することを特徴とするマイクロコンピ
   ュータ。
4. 【請求項４】　　請求項２記載のマイクロコンピュータ
   に於いて、リフレッシュの必要なメモリに対するリフレ
   ッシュサイクル数を選択する手段を有し、前記リフレッ
   シュを必要としないメモリのアクセスサイクル数と前記
   リフレッシュサイクル数のどちらか長い時間をリフレッ
   シュパルスを出力する際のメモリアクセスサイクル数と
   することを特徴とするマイクロコンピュータ。