JPH04253031A - 液晶表示装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置の製造方法
に関し、特に液晶表示装置の歩留りを向上した液晶表示
装置の製造方法に関するものである。

【０００２】

【従来の技術】一般に液晶ディスプレイには、セグメン
ト表示とマトリックス表示の２種類があり、ここではマ
トリックス表示に関して述べてゆく。特にテレビ等の精
細な画像を表示する場合は、高い解像度の映像が求めら
れ、スイッチング素子をマトリックス状に配列したアレ
イを用いて、液晶を直接スイッチ駆動するアクティブ・
マトリックス表示が注目されるようになって来た。この
アクティブ・マトリックス表示は、ＭＯＳトランジスタ
アレイで駆動する方法、薄膜トランジスタアレイで駆動
する方法、バリスタ素子やＭＩＭ（ｍｅｔａｌ　ｉｎｓ
ｕｌａｔｏｒ　ｍｅｔａｌ）素子を用いて駆動する方法
に大別できる。以上の事柄は、例えば株式会社工業調査
会が発行した「液晶の最新技術」や日経ＢＰ社が発行し
た「フラットパネル・ディスプレイ１９９１」等に詳し
く述べられている。

【０００３】これらの液晶ディスプレイは、画素数の向
上、歩留りの向上およびコストの低下等の色々な問題点
を解決し、飛躍的に改善してゆく必要がある。特に画素
数の向上を行うには、素子を微細化し、また素子を構成
する導電部や活性領域のコンタクト不良、断線、ショー
トの防止および特性改善等を至急に対策してゆく必要が
ある。以下にこれらの問題点を具体的に説明するために
、特開昭６２−２７６５２６号公報、ここではＴＦＴを
利用したアクティブ・マトリックス液晶表示装置で説明
されている、を活用しながら説明してゆく。

【０００４】先ず図１４において、図番（１０）はガラ
ス等の透明な絶縁基板である。この絶縁基板（１０）上
面に、ＩＴＯより成る透明導電膜（１１）およびＣｒ，
Ｎｉ，Ｍｏ等より成る金属膜（１２）を形成し、この積
層された各膜（１１），（１２）をフォトリソグラフィ
によりエッチングし、画素電極部（１３）をマトリック
ス状に形成する。またこの画素電極（１３）に対応する
ゲート電極（１４）およびゲートライン（１５）を形成
する。

【０００５】ここでは、レジスト塗布、露光、現像処理
により金属膜（１２）上にレジストパターンを形成し、
露出した金属膜（１２）および下層の透明電極（１１）
をエッチングし、ゲート電極（１４）、ゲートライン（
１５）および画素電極部（１３）を形成している。続い
て、図１５の如く、金属膜（１２）を覆うように、ゲー
ト絶縁膜（１６）および２層のアモルファスシリコン層
（１７），（１８）をプラズマ・ＣＶＤ法で連続して積
層形成する。ここでゲート絶縁膜（１６）はシリコン窒
化膜であり、アモルファスシリコン層は、活性アモルフ
ァスシリコン層（１７）とイオンをドープしたアモルフ
ァスシリコン層（１８）より成る。そして積層されたゲ
ート絶縁膜（１６）および２層のアモルファスシリコン
層（１７），（１８）をフォトリソグラフィにより処理
し、ここではゲート電極（１４）およびゲートライン（
１５）を覆う部分のみにゲート絶縁膜（１６）および２
層のアモルファスシリコン層（１７），（１８）が残る
ように処理する。

【０００６】次に図１６の如く、アモルファスシリコン
層（１７），（１８）を覆うようにアルミニウムを蒸着
し、フォトリソグラフィによりレジスト膜（１９）を形
成し、アルミニウムより成る金属膜（２０）をエッチン
グして、ドレイン電極（２１）、ドレインライン（２２
）およびソース電極（２３）を形成する。更に図１７に
示すように、レジスト膜（１９）を残した状態で、表面
に露出しているイオンをドープしたアモルファスシリコ
ン層（１８）および画素電極部（１３）の金属膜（１２
）を、エッチングで除去する。

【０００７】最後に、レジスト膜（１９）を取除くと図
１８の如く、絶縁基板（１０）の上面に透明な画素電極
（２４）が形成され、この画素電極（２４）に対応して
ＴＦＴが電気的に接続された状態に形成される。また液
晶装置は、図１３のように形成されている。中央のマト
リックス状に形成されている小さな四角形は、ＴＦＴお
よびこのＴＦＴ周囲に形成される表示電極、ゲートライ
ン（１００）、ドレインライン（１０１）、補助容量お
よび補助容量ライン（１０２）を一組としたものであり
、左右にはドレインライン（１０１）が伸び、ドレイン
端子（１０３）に接続され、この間には、救済ライン（
１０４）が横切って形成されている。一方、上下にはゲ
−トライン（１００）及び補助容量ライン（１０２）が
伸び、ゲ−トライン（１００）はゲ−ト端子（１０５）
と接続され、補助容量ライン（１０２）は、ゲ−トライ
ン（１００）を横切るように接続ライン（１０６）で並
行に接続されている。このドレインライン（１０１）と
救済ライン（１０４）、接続ライン（１０６）とゲート
ライン（１００）はクロスするために、同層では形成で
きずクロスオーバーされている。

【０００８】

【発明が解決しようとする課題】以上述べたように、救
済ラインや接続ラインがあるためにクロスオーバーを設
ける必要がある。図１９はゲートライン（１５）と接続
ラインのクロスオーバーを示し、接続ラインよりもゲー
ト端子側にコンタクトホールを設けて、第２層目のゲー
ト端子導電材料とコンタクトしている。図２０は、ドレ
インライン（２２）と救済ラインのクロスオーバーを示
し、やはりコンタクトホールを２ケ所使用している。

【０００９】一方、画素数の増大に伴い、ゲートライン
およびドレインラインも増大するので、このコンタクト
ホールも増大し、しかもコンタクトホールが微小化して
ゆくために、コンタクトホールの形成不良、コンタクト
不良および工程数増加に伴う不良を招く問題があった。

【００１０】

【課題を解決するための手段】本発明は、前述の課題に
鑑みて成され、透明な絶縁性基板（３１）上に少なくと
もゲートライン（３５）を形成する工程と、液晶表示装
置の周囲に形成されるゲート端子（３７）およびドレイ
ン端子（３８）を少なくとも有する端子部領域をマスク
（３９）で被う工程と、前記マスク（３９）を介して前
記絶縁性基板（３１）上に絶縁層（４０）、アモルファ
スシリコン活性層（４１）およびアモルファスシリコン
・コンタクト層（４２）を積層する工程と、前記マスク
（３９）によりこの絶縁層（４０）、アモルファスシリ
コン活性層（４１）およびアモルファスシリコン・コン
タクト層（４２）が積層されてない前記端子領域に、前
記ドレインライン（４４）の構成部を延在させる工程と
を少なくとも有することで解決するものである。

【００１１】また前記絶縁性基板（３１）上に少なくと
もゲートライン（３５）をゲート端子（３７）領域また
はゲート端子（３７）近傍まで延在する工程と、前記液
晶表示装置の周囲に形成されるゲート端子（３７）およ
びドレイン端子（３８）を少なくとも有する端子部領域
または端子部近傍まで延在されたゲート端子（３７）の
端部をマスク（３９）で被う工程と、前記マスク（３９
）を介し前記絶縁性基板（３１）上に絶縁層（４０）、
アモルファスシリコン活性層（４１）およびアモルファ
スシリコン・コンタクト層（４２）を積層する工程を少
なくとも有し、前記マスク（３９）によりこの絶縁層（
４０）、アモルファスシリコン活性層（４１）およびア
モルファスシリコン・コンタクト層（４２）が積層され
てない領域にゲートライン（３５）をゲート端子（３７
）またはゲート端子（３７）と電気的に接続するための
コンタクト面とすることで解決するものである。

【００１２】

【作用】図３の如く、メタルマスク（３９）で端子領域
を覆い、絶縁膜（４０）、アモルファスシリコン膜（４
１），（４２）を被着する。その結果、端子領域に相当
する絶縁性基板（３１）上には、何も形成されていない
。従って、救済ライン（５３）を第１層に形成し、ドレ
インライン（４４）を図６、図７の如く、第２層目から
絶縁膜（４０）のドレイン端子近傍の側部上を延在しな
がらドレイン端子まで形成すれば、コンタクトホールを
形成せずにドレインラインとドレイン端子を接続できる
。

【００１３】一方、図１０の如く、絶縁膜（４０）の形
成されていない領域までゲートライン（３５）を延在さ
せることで、ゲートライン自身をゲート端子とすること
もでき、また絶縁膜（４０）の形成されていない領域に
ゲートライン（３５）を露出させれば、この露出部とゲ
ート端子とをコンタクトホール無しに形成できる。

【００１４】

【実施例】以下本発明について説明する。前述の説明か
らも明らかな如く、本発明は、透明の絶縁性基板上にマ
トリックス状に形成されるスイッチング素子やこのスイ
ッチング素子と電気的に接続される行ラインまたは列ラ
インが複数の層に分けて形成される液晶装置、例えばＴ
ＦＴを用いたもの、ＴＦＤを用いたもの等において、優
れた効果を有する。先ず具体的に、ＴＦＴを使った液晶
装置の製造方法を図１から図９を参照しながら説明して
ゆく。

【００１５】まず、光を透過する絶縁性基板（３１）を
用意し、洗浄を行う。次にホトレジスト（３２）を塗布
し、ゲート、ゲートライン、接続ライン、救済ライン、
ストレージ電極および補助容量ラインに対応するレジス
トを除去して、パターニングし、全面ゲート材料（３３
）を全面に被着する。ここでは、ゲート材料としてアル
ミニウムおよびチタンまたはアルミニウムおよび銅を使
いスパッタリング法で形成する。ここまでを図１に示し
た。以下図面は、波線で左右を分断しており、左側がト
ランジスタを示し、右側がドレイン端子を示している。 また接続ライン、救済ライン、および補助容量ラインの
形成位置は、図１２に示してある。

【００１６】続いて、前記レジストの剥離を行う。図２
に示すようにレジストは全て剥離され、同時にレジスト
（３２）間にゲート（３４）、ゲートライン（３５）お
よびストレージ電極（３６）が形成される。図１１は、
セルの拡大平面図であり、このゲート（３４）およびゲ
ートライン（３５）が上下に一点破線で示されている。 またストレージ電極（３６）が一点破線でフィッシュボ
ーンの様に上下に形成されている。以上の工程は本発明
の第１の特徴となる工程であり、いわゆるリフトオフ法
にて形成されるために、ゲート（３４）、ゲートライン
（３５）およびストレージ電極（３６）のステップはな
だらかに形成される。つまり図１のように、レジスト（
３２）がゲート材料の形成の際に、壁となり、レジスト
と隣接した領域にゲート材料が回り込みにくくなるため
である。

【００１７】続いて、図１２の端子部、ここではゲート
端子（３７）およびドレイン端子（３８）を被うリング
状のマスク、例えばメタルマスク（３９）を形成し、絶
縁膜（４０）例えばシリコンチッカ膜、アモルファスシ
リコン膜（４１）、高濃度のＮ型のアモルファスシリコ
ン膜（４２）を形成する。またこの上にクロム膜（４３
）が形成されるが連続で形成されてもよいし、スパッタ
リングで形成されてもよい。

【００１８】本工程でメタルマスク（３９）を用いてい
る理由は、本発明の特徴を説明するものでありドレイン
ライン（４４）とドレイン端子（３８）、ゲートライン
（３５）とゲート端子（３７）を接続する際に、コンタ
クト孔を形成しないためである。またＣＶＤ等で約３０
０度まで上昇するためである。もしメタル以外でもこの
高温度に耐え得る材料があれば、これをマスクとしても
よい。以下の工程で明らかとなるがメタルマスクの使用
により、端子部に対応する領域には、絶縁膜（４０）、
アモルファスシリコン膜（４１），（４２）、クロム膜
（４３）が形成されていない。そのため、この領域まで
ゲートライン（３５）を延在させれば、ゲートライン（
３５）の表面が露出する。従ってゲートライン（３５）
自身をゲート端子としたり、ゲート端子と直接コンタク
トでき、コンタクトホールを省略できる。

【００１９】また図２０は救済ラインが第２層にある時
の図であるが、救済ラインの下層にあるクロスオーバー
のための導電体をゲートラインと同様にそのまま延在で
き、ドレイン端子としたり、ドレイン端子と直接コンタ
クトでき、ドレイン端子側のコンタクトホールを省略で
きる。続いて、前記メタルマスク（３９）を除去し、ゲ
ート（３４）上に、図１１の長方形の実線で示されてい
る形状を達成するために、フォトレジストの塗布、露光
、現像を行い、ＴＦＴ（４５）のゲートに対応する領域
のみを残し、前記クロム膜（４３）、アモルファスシリ
コン（４２），（４１）をケミカルエッチングする。 またここでは、ゲートライン（３５）とドレインライン
（４４）の交差部（４６）も実線のようにエッチングす
る。続いて前記レジストを剥離する。以上は、図４を参
照。

【００２０】続いて図５の如く、透明電極材料、ここで
はＩＴＯ（４７）を全面に形成する。更に、図６のよう
に、ドレイン電極（４８）、ドレインライン（４４）、
ソース電極（４９）、表示電極（５０）およびドレイン
端子（３８）、ゲート端子（３７）に対応する領域上に
レジスト（５１）が残るようにパターニングする。前記
ＩＴＯ（４７）をエッチングした後、前記レジスト（５
１）を使い、ＴＦＴ（４５）のチャンネルに対応する前
記クロム膜（４３）およびアモルファスシリコン膜（４
２）をエッチングし、前記レジスト（５１）を剥離する
。この結果、クロム膜（４３）はソース電極とドレイン
電極を構成し、アモルファスシリコン膜（４２）は、ソ
ース側のアモルファスシリコン・コンタクト層とドレイ
ン側のアモルファスシリコン・コンタクト層を構成する
。しかもソース側およびドレイン側の２層構造はセルフ
アラインで達成される。図７を参照。

【００２１】図１１に於て、ＩＴＯ（４７）は、破線で
示した図番（５２）が相当し、ドレインライン（４４）
、このドレインライン（４４）と一体となって形成され
るドレイン電極領域、表示電極（５０）、この表示電極
と一体となって形成されるソース電極領域およびドレイ
ンライン（４４）と一体となって形成されるドレイン端
子領域が連続して形成される。

【００２２】ここで図１２に示す救済ライン（５３）は
図１の工程において、ゲートと同一材料で構成され、第
１層に形成される。しかも図３のようにメタルマスク（
３９）でドレイン端子領域の絶縁膜（４０）が形成され
ないので、従来例とは異なりコンタクトホールを形成せ
ずに電気的にドレインラインとドレイン端子を接続でき
る。図９から端子部は、ＩＴＯとクロムの２層構造であ
るが、クロムを省略しても良いし、ＩＴＯを端子部まで
延在させず、ＩＴＯとコンタクトしているクロムのみを
端子部に延在させても良い。また補助容量ライン（５４
）も図１の工程で第１層目に形成され、しかも図３のよ
うにメタルマスクで被われているので、ゲートラインの
端子部近傍の表面は絶縁膜（４０）で被われず露出して
いる。従って図５及び図６の工程により、コンタクトホ
ールを形成せずにゲート端子（３７）とゲートライン（
３５）を電気的に接続できる。この構造を図１０に示す
。ここではゲートライン、ＩＴＯ、Ｎｉの３層構造であ
るが、ゲートラインのみを端子部へ延在させても良いし
、図１０においてＮｉを省略しても良い。

【００２３】更に、図８のように、画素電極となる領域
のみをレジスト（５５）で形成し、全面にニッケル（５
６）を形成する。ここでニッケルは、無電解メッキで形
成され、ドレイン電極（４８）、ドレインライン（４４
）、ソース電極（４９）およびドレイン端子（３８）上
に形成され、これらの抵抗の低下のために成される。 ここではＩＴＯ上には、無電解メッキでニッケルが形成
できるため、いわゆるセルフアラインの機能を有して形
成でき、ドレイン電極（４８）、ドレインライン（４４
）、ソース電極（４９）が下層のＩＴＯとずれることな
く形成できる。

【００２４】最後に、前記レジスト（５５）を除去し、
図９には示されていないがオーバーコートがほどこされ
、対向電極が形成される対向基板と本基板（３１）が貼
り合わされ、中に液晶が注入されて完成される。

【００２５】

【発明の効果】以上の説明からも明らかな様に、マスク
を使用するため液晶表示装置の周辺に形成される端子領
域は、ゲート電極またはゲートラインの上層に形成され
る絶縁膜、アモルファスシリコン活性層、アモルファス
シリコン・コンタクト層等が形成されていないので絶縁
性基板が露出されている。

【００２６】接続ラインが、ゲート端子側とは対向した
位置に、ゲートラインよりも外側に形成されてあるので
、第１層目に形成されるゲートラインは、前記露出領域
でゲートライン自身をゲート端子とすることができ、ま
たゲート端子とその表面を直接接続できる。そのためコ
ンタクトホールは不要となる。また従来例の図１９の如
く、接続ラインが第２層目にあっても、ゲートラインは
第１層目に形成されるので、露出領域でゲートライン自
身をゲート端子とでき、またゲート端子とその表面を直
接接続できる。そのためコンタクトホールは不要となる
。

【００２７】更に救済ラインは、第１層目に形成される
ので、ドレインラインはそのまま前記露出領域へ延在で
き、ドレインライン自身をドレイン端子とすることがで
きる。またドレイン端子とその表面を直接コンタクトで
きる。また従来例の図２０の如く、救済ラインが第２層
目に形成されても、救済ラインとクロスする手前から第
１層目の導電体へコンタクトし、そのままこの導電体を
ドレイン端子とでき、またドレイン端子とこの導電体表
面と直接コンタクトできる。従ってコンタクトホールを
全く無くせるか、または減少できる。

【００２８】従って微細化が進む中、コンタクトホール
の数を減少できるので、コンタクトホールの形成不良、
コンタクト不良等を減少でき、歩留りを向上できる。

【図面の簡単な説明】

【図１】本発明にかかわる液晶表示装置の断面図である
。

【図２】本発明にかかわる液晶表示装置の断面図である
。

【図３】本発明にかかわる液晶表示装置の断面図である
。

【図４】本発明にかかわる液晶表示装置の断面図である
。

【図５】本発明にかかわる液晶表示装置の断面図である
。

【図６】本発明にかかわる液晶表示装置の断面図である
。

【図７】本発明にかかわる液晶表示装置の断面図である
。

【図８】本発明にかかわる液晶表示装置の断面図である
。

【図９】本発明にかかわる液晶表示装置の断面図である
。

【図１０】本発明にかかわる液晶表示装置の断面図であ
る。

【図１１】本発明にかかわる液晶表示装置の平面図であ
る。

【図１２】本発明にかかわる液晶表示装置の概略平面図
である。

【図１３】従来の液晶表示装置の概略平面図である。

【図１４】従来の液晶表示装置の断面図である。

【図１５】従来の液晶表示装置の断面図である。

【図１６】従来の液晶表示装置の断面図である。

【図１７】従来の液晶表示装置の断面図である。

【図１８】従来の液晶表示装置の断面図である。

【図１９】従来の液晶表示装置の断面図である。

【図２０】従来の液晶表示装置の断面図である。

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　透明な絶縁性基板上に複数のゲートラ
   イン、ドレインラインが形成され、この交点にＴＦＴの
   スイッチング素子と表示電極がマトリックス状に配置さ
   れた液晶表示装置の製造方法であって、前記絶縁性基板
   上に少なくともゲートラインを形成する工程と、前記液
   晶表示装置の周囲に形成されるゲート端子及びドレイン
   端子を少なくとも有する端子部領域をマスクで被う工程
   と、前記マスクを介して前記絶縁性基板上に絶縁層、ア
   モルファスシリコン活性層およびアモルファスシリコン
   ・コンタクト層を積層する工程と、前記マスクによりこ
   の絶縁層、アモルファスシリコン活性層およびアモルフ
   ァスシリコン・コンタクト層が積層されていない前記端
   子領域に、前記ドレインラインの構成部を延在させる工
   程とを少なくとも有することを特徴とした液晶表示装置
   の製造方法
2. 【請求項２】　　透明な絶縁性基板上に複数のゲートラ
   イン、ドレインラインが形成され、この交点にＴＦＴの
   スイッチング素子と表示電極がマトリックス状に配置さ
   れた液晶表示装置の製造方法であって、前記絶縁性基板
   上に少なくともゲートラインをゲート端子領域またはゲ
   ート端子近傍まで延在する工程と、前記液晶表示装置の
   周囲に形成されるゲート端子及びドレイン端子を少なく
   とも有する端子部領域または近傍まで延在されたゲート
   端子の端部をマスクで被う工程と、前記マスクを介して
   前記絶縁性基板上に絶縁層、アモルファスシリコン活性
   層およびアモルファスシリコン・コンタクト層を積層す
   る工程とを少なくとも有し、前記マスクによりこの絶縁
   層、アモルファスシリコン活性層およびアモルファスシ
   リコン・コンタクト層が積層されていない領域に露出し
   たゲートラインをゲート端子またはゲート端子と電気的
   に接続するためのコンタクト面とすることを特徴とした
   液晶表示装置の製造方法。
3. 【請求項３】　　前記マスクは、前記積層工程において
   耐熱性のマスク、またはメタルマスクを使用することを
   特徴とした請求項１または請求項２記載の液晶表示装置
   の製造方法置。
4. 【請求項４】　　透明な絶縁性基板上にゲートと一体と
   なって形成され、この絶縁性基板の周囲に設けられるゲ
   ート端子近傍（またはゲート端子領域）まで延在される
   ゲートラインまたはこのゲートラインとストレージ電極
   を形成する工程と、前記絶縁性基板の周囲に形成される
   ドレイン端子およびゲート端子近傍まで延在したゲート
   ライン（またはゲート端子領域）をマスクで被う工程と
   、前記マスクを介して前記絶縁性基板上にシリコンチッ
   カ膜、アモルファスシリコン活性層、アモルファスシリ
   コン・コンタクト層およびクロムを積層する工程と、前
   記マスクを除去し、前記ゲートと対応するクロム層、ア
   モルファスシリコン・コンタクト層およびアモルファス
   シリコン活性層を残す様にエッチングする工程と、前記
   ゲートを一構成とするＴＦＴのソース領域、ドレイン領
   域、前記表示電極、このドレイン領域と一体となってド
   レイン端子まで延在するドレインライン領域およびゲー
   ト端子領域を表示電極材料で形成する工程と、前記ＴＦ
   Ｔのチャンネル領域に対応するクロム層およびアモルフ
   ァスシリコン・コンタクト層を除去する工程と、前記絶
   縁性基板上に形成されたソース領域、ドレイン領域、前
   記表示電極、このドレイン領域と一体となってドレイン
   端子まで延在するドレインライン領域およびゲート端子
   領域上に抵抗の低い導電材料を被着する工程とを少なく
   とも有することを特徴とした液晶表示装置の製造方法。
5. 【請求項５】　　前記マスクはメタルマスクであり、前
   記表示電極材料はＩＴＯであることを特徴とした請求項
   ４記載の液晶表示装置の製造方法。