JPH0425499B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、電流検出装置に関する。

第１図を参照して、先行技術においては、バイ
ブレータ回路１と、可飽和リアクトル２と、コン
デンサ６，７および抵抗１０６，１０７がそれぞ
れ並列接続されて構成されている、磁気マルチバ
イブレータ５からの出力を取り出すための２つの
インピーダンス３，４とによつて磁気マルチバイ
ブレータ５を構成している。可飽和リアクトル２
の１次コイル８に流れる被測定電流が零のときに
は、可飽和リアクトル２の２次コイル９，３次コ
イル１０に流れる電流が等しく、インピーダンス
３，４間の差電圧が零となる。１次コイル８に被
測定電流が流れると、２次コイル９，３次コイル
１０に流れる電流に差が生じ、インピーダンス
３，４間に差電圧が発生する。この電圧を検出
し、メータなどの応動装置１１を動作させること
により１次コイル８に流れる電流を検出してい
る。ところがインピーダンス３，４はコンデンサ
６，７をそれぞれ含んでおり、しかもコンデンサ
の容量値のばらつきが比較的大であるために、検
出電流感度がばらつき生産性に劣つた。他の先行
技術は、第２図に示されており、この他の先行技
術のおいては、磁気マルチバイブレータ回路から
の出力を取り出すために、単一のコンデンサ１２
を含むインピーダンス１３を使用しているけれど
も、コンデンサ１１は容量値のばらつきが大きい
ので、検出電流感度のばらつきがやはり大となり
生産性に劣つた。

本発明の目的は、上述の技術的課題を解決し、
使用するインピーダンス素子による検出感度のば
らつきを防止するとともに、生産性の向上された
電流検出装置を提供することである。

以下、図面によつて本発明の実施例を説明す
る。第３図は、本発明の一実施例の電気回路図で
ある。電流検出装置は、磁気マルチバイブレータ
回路２１と、サンプリングパルス発生回路２２
と、サンプルホールド回路２３と、差動増幅器２
５と、遅延回路２６と、ウインドコンパレータ２
７と、応動装置２８とを含む。

磁気マルチバイブレータ回路２１は、抵抗２９
と、可飽和リアクトル３０と、マルチバイブレー
タ３１とを有する。

可飽和リアクトル３０は、被検出電流を流すた
めの１次コイル３２と、発振させるための一対の
２次コイル３３、３次コイル３４とを含む。１次
コイル３２は、被検出電流を導出する図示しない
被測定源に接続される。２次および３次コイル３
３，３４は、ほぼ等しい巻数ｎをそれぞれ有す
る。２次および３次コイル３３，３４の各一方端
は、一端接地されたインピーダンスである抵抗２
９との共通の接続点３５にそれぞれ接続される。
２次コイル３３の他方端は、マルチバイブレータ
３１の接続点３６に接続される。３次コイル３４
の他方端は、マルチバイブレータ３１の接続点３
７に接続される。

マルチバイブレータ３１において、直流電源３
８により正の電圧＋Vccの印加されるライン３９
および接続点３６間には、トランジスタ４０が接
続される。ライン３９および接続点３７間には、
トランジスタ４１が接続される。トランジスタ４
０のベースは、抵抗４２を介してライン３９に接
続されるとともに抵抗４３を介して接続点３７に
接続される。トランジスタ４１のベースは、抵抗
４４を介してライン３９に接続されるとともに抵
抗４５を介して接続点３６に接続される。

このように構成された磁気マルチバイブレータ
回路２１は、コイル印加電圧Ｅ、飽和磁束をφ
ｍ、２次あるいは３次コイル３３，３４の巻数ｎ
とすると、Royer回路として周知な磁気発振回路
の２次側あるいは３次側コイルの周期Ｔ＝4nφ
ｍ／Ｅで常時発振する。１次コイルに流れる電流
が変化すると、２次あるいは３次コイルにそれぞ
れ流れる電流のデユーテイ比が変化する原理は、
例として1980年３月19日学献社発行「基礎磁気工
学」第158頁〜第162頁に明らかであり、下記にそ
の動作の概要を説明する。

１次コイル３２の電流が零であるときには、周
期T1のデユーテイ比は50％である。２次コイル
３３および３次コイル３４には、半周期T1／２
ごとでしかも相互に異なる周期に同一の値を有す
る電流が流れる。したがつて、抵抗２９には、半
周期ごとの２次コイル３３からの電流と異なる半
周期ごとの３次コイル３４からの電流とが連続的
に流れて、電圧Ｖが発生する。

１次コイル３２に流れる１次電流の極性が、１
次コイル３２によつて２次コイル３３に流れる２
次電流と等しい方向の場合、２次電流は減少し、
逆に３次コイル３４に流れる３次電流が増加す
る。この場合には、２次電流の減少により、２次
コイル３３に印加される電圧が増加して飽和に達
する期間が短かくなり、逆に３次コイル３４に印
加される電圧が減少して飽和に達する期間が長く
なる。したがつて発振周期T1のデユーテイ比が
50％から変化する。すなわち１次電流により２次
および３次電流が１次電流に比例して変化し、デ
ユーテイ比も変化する。

接続点３６，３７は、サンプリングパルス発生
回路２２の入力にそれぞれ接続される。サンプリ
ングパルス発生回路２２は、接続点３６からの信
号に応じて、すなわち２次コイル３３を介する電
流が抵抗２９に流れる半周期T1／２内の予め定
められた時期に、パルス幅T2のサンプリングパ
ルスをライン４６に出力する。またサンプリング
パルス発生回路２２は、接続点３７からの信号に
応じて、すなわち３次コイル３４を介する電流が
抵抗２９に流れる半周期T1／２内の予め定めら
れた時期に、パルス幅T2のサンプリングパルス
をライン４７に出力する。なお、T1／２＞T2に
選ばれる。

サンプルホールド回路２３は、スイツチ４８，
４９、抵抗５０，５１およびコンデンサ５２，５
３を有する。接続点３５は、スイツチ４８、抵抗
５０およびコンデンサ５２を介して接地される。
接続点３５は、スイツチ４９、抵抗５１およびコ
ンデンサ５３を介して接地される。抵抗５０とコ
ンデンサ５２との接続点５４は、差動増幅器２５
の一方の入力に接続される。抵抗５１とコンデン
サ５３との接続点５５は、差動増幅器２５の他方
の入力に接続される。スイツチ４８，４９は、た
とえばアナログスイツチから成り、ライン４６，
４７からのサンプリングパルスがそれぞれ与えら
れる。スイツチ４８，４９は、サンプリングパル
スが与えられたときにのみそれぞれ導通する。コ
ンデンサ５２，５３による時定数は、パルス幅
T2に比べて十分に小さく選ばれる。コンデンサ
５２は、スイツチ４８の導通時に抵抗２９の電圧
にまで急峻に充電されるとともに、スイツチ４８
の次の導通時までその充電電圧を保持する。コン
デンサ５３は、スイツチ４９の導通時に抵抗２９
の電圧にまで急峻に充電されるとともにスイツチ
４９の次の導通時までその充電電圧を保持する。
コンデンサ５２，５３による時定数が、パルス幅
T2に比べて十分に小さく選ばれているので、コ
ンデンサ５２，５３の容量値が予め定めた容量値
から誤差を有していても、その誤差による影響は
ほとんど無視でき、しかも抵抗２９の電圧を正確
に保持できる。

差動増幅器２５は、接続点５４，５５すなわち
コンデンサ５２，５３の充電電圧の相互の差を増
幅して遅延回路２６に与える。

遅延回路２６は、抵抗５６およびコンデンサ５
７を有する。差動増幅器２５の出力は、抵抗５６
およびコンデンサ５７を介して接地される。抵抗
５６とコンデンサ５７との接続点５８は、ウイン
ドコンパレータ２７の入力に接続される。この遅
延回路２６によつて、１次コイル３２に瞬時的に
流れる電流による応動装置２８が誤つて動作する
ことが防止される。また１次コイル３２に流れる
交流電流の検出感度が調整される。

ウインドコンパレータ２７は、接地を挟む２つ
の弁別レベルVL，VHを有するとともに、ラツ
チ機能を有する。接続点５８すなわちコンデンサ
５７の充電電圧の絶対値が正の弁別レベルVHま
たは負の弁別レベルVLの絶対値を超えると、ウ
インドコンパレータ２７はトランジスタ５９のベ
ースをハイレベルに保持してラツチする。したが
つてトランジスタ５９が導通し続け、表示器、リ
レーなどの応動装置２８が付勢されて動作され
る。接続点５８すなわちコンデンサ５７の充電電
圧が負の弁別レベルVLと正の弁別レベルVHと
の間にあるときには、ウインドコンパレータ２７
は、トランジスタ５９のベースをローレベルに保
持してラツチする。したがつてトランジスタ５９
が遮断し続け、応動装置２８が消勢される。ウイ
ンドコンパレータ２７が一つの弁別レベルだけを
有するコンパレータである場合に、１次コイル３
２に交流電流が流れると、そのコンパレータから
の出力が交流の周期に応じたパルス状になり不都
合を生じるけれども、本発明においてはウインド
コンパレータ２７がラツチ機能を有しているの
で、そのような不都合を生じることはない。また
ウインドコンパレータ２７が接地を挟んで２つの
弁別レベルVL，VHを有しているので、１次コ
イル３２に流れる直流電流の極性や交流電流半周
期の極性によつて検出不能となることが防がれ
る。

第４図を参照して、時刻t1以前において、１次
コイル３２の１次電流が第４図１に示すように零
である場合を想定する。２次コイル３３の２次電
流および３次コイル３４の３次電流は、第４図２
および第４図３にそれぞれ示すように半周期Ｔ／
２ごとでしかも相互に異なる周期に同一の値を有
する電流が流れる。したがつて抵抗２９の電圧
は、第４図４に示されるようになる。サンプリン
グパルス発生回路２２からライン４６，４７を介
してスイツチ４８，４９にそれぞれ与えられるサ
ンプリングパルスは、第４図５および第４図６に
それぞれ示される。したがつて接続点５４，５５
すなわちコンデンサ５２，５３の充電電圧は、第
４図７および第４図８にそれぞれ示すように等し
い。コンデンサ５２，５３の充電電圧が等しいの
で、差動増幅器２５の出力は第４図９に示すよう
に零であり、接続点５８すなわち遅延回路２６の
出力は第４図１０に示すように零であり、ウイン
ドコンパレータ２７の出力は第４図１１に示すよ
うにローレベルのままに保持される。したがつて
応動装置２８は付勢されない。

次いで、時刻t1以後において１次コイル３２に
１次電流の極性が矢符６０方向で直流電流が第４
図１に示すように流れた場合を想定する。２次電
流および３次電流は、第４図２および第４図３に
それぞれ示すように半周期Ｔ1/2ごとでしかも相
互に異なる周期に１次電流に比例して異なる値を
有する電流が流れる。したがつて抵抗２９の電圧
は、第４図４に示すようになる。コンデンサ５２
の充電電圧は、ライン４６を介するサンプリング
パルスに応答して、第４図７に示すように低下す
る。コンデンサ５３の充電電圧は、ライン４７を
介するサンプリングパルスに応答して、第４図８
に示すように上昇する。したがつて差動増幅器２
５の出力は、第４図９に示すように零から階段状
に上昇する。遅延回路２６は、第４図１０に示す
ようにコンデンサ５２により定められる一定時間
Ｗ遅延して出力する。遅延回路２６の出力が弁別
レベルVHを超えると、ウインドコンパレータ２
７の出力は第４図１１に示すようにハイレベルと
なる。したがつて応動装置２８は付勢されて動作
する。

以上のように本発明によれば、抵抗に可飽和リ
アクトルの２次および３次コイルの各一方端子を
共通に接続し、この抵抗に発生する電圧を、磁気
マルチバイブレータ回路の周期に同期したサンプ
リングパルスによつて、２次または３次コイルに
流れる電流として時間的に区別してサンプルホー
ルド回路でホールドする。抵抗値はばらつきが小
さいので、検出される電圧のばらつきも小さい。
サンプルホールド回路は、２次および３次コイル
にそれぞれ流れる電流に対応する電圧をホールド
するために、２つのコンデンサを有する。これら
のコンデンサの容量値のばらつきが比較的大であ
つても、ホールドされる電圧にはばらつきが生じ
ない。したがつて検出感度のばらつきが防止され
るとともに生産性が向上される。またサンプリン
グパルス発生回路およびサンプルホールド回路を
使用しているので、可飽和リアクトルの磁気性に
ばらつきが生じても、２次および３次コイルに流
れる電流の変化の絶対値が変化しないので、正確
に１次コイルに流れる電流を検出することができ
る。

【図面の簡単な説明】

第１図および第２図は先行技術を示す図、第３
図は本発明の一実施例のブロツク回路図、第４図
はその動作を説明するための図である。 ２１……磁気マルチバイブレータ、２２……サ
ンプリングパルス発生回路、２３……サンプルホ
ールド回路、２５……差動増幅器、２７……ウイ
ンドコンパレータ、２８……応動装置、２９……
抵抗、３０……可飽和リアクトル、３１……マル
チバイブレータ、３２……１次コイル、３３……
２次コイル、３４……３次コイル。

Claims (1)

【特許請求の範囲】
1. １ 被検出電流の１次コイルおよびこの１次コイ
   ルに磁気結合された発振用の２次コイルならびに
   ３次コイルを有する可飽和リアクトルと、前記２
   次コイルならびに３次コイルの一方端に接続され
   たインピーダンスと、前記２次コイルならびに３
   次コイルの他方端に各出力を接続したマルチバイ
   ブレータとで、予め定める周期で発振する磁気マ
   ルチバイブレータ回路を形成し、前記周期の半周
   期ごとに印加されたインピーダンスの電圧を差動
   増幅器を介してレベル弁別し、弁別レベルを超え
   たときに応動装置を動作させるようにした電流検
   出装置において、前記インピーダンスを抵抗とす
   るとともに、この抵抗に、前記可飽和リアクトル
   の２次コイルの一方端および３次コイルの一方端
   を共通に接続して直列接続し、さらに前記磁気マ
   ルチバイブレータ回路の周期に同期する一対のサ
   ンプリングパルスを出力するサンプリング発生回
   路と、このサンプリング発生回路のサンプリング
   パルスに応答して前記抵抗の電圧を相互に異なる
   半周期ごとに区分けしてホールドするサンプルホ
   ールド回路とを設け、このサンプルホールド回路
   のホールドされた一対の出力を前記差動増幅器に
   与えることを特徴とする電流検出装置。