JPH04255083A - 故障シミュレータ装置 - Google Patents
故障シミュレータ装置Info
- Publication number
- JPH04255083A JPH04255083A JP3009532A JP953291A JPH04255083A JP H04255083 A JPH04255083 A JP H04255083A JP 3009532 A JP3009532 A JP 3009532A JP 953291 A JP953291 A JP 953291A JP H04255083 A JPH04255083 A JP H04255083A
- Authority
- JP
- Japan
- Prior art keywords
- value
- net
- failure
- input
- failure flag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、論理回路の故障検出等
のための資料を作成するために、組合せ回路の故障シミ
ュレーションを行うための、故障シミュレータ装置に関
する。
のための資料を作成するために、組合せ回路の故障シミ
ュレーションを行うための、故障シミュレータ装置に関
する。
【０００２】
【従来の技術】組合せ回路の故障シミュレーションの処
理を高速化するために、高度に並列化したマルチプロセ
ッサシステムを使用することが考えられている。
理を高速化するために、高度に並列化したマルチプロセ
ッサシステムを使用することが考えられている。
【０００３】図４はそのような計算機の一構成例であっ
て、複数の同じ構成の処理装置（プロセッサエレメント
、ＰＥ）１を格子状に相互接続して、例えば隣接ＰＥ間
でデータを授受できるようにし、又共通の制御装置２で
、データ入出力及び全般の制御を行ように構成する。
て、複数の同じ構成の処理装置（プロセッサエレメント
、ＰＥ）１を格子状に相互接続して、例えば隣接ＰＥ間
でデータを授受できるようにし、又共通の制御装置２で
、データ入出力及び全般の制御を行ように構成する。
【０００４】このような構成の計算機で、故障シミュレ
ーションを行う場合に、対象回路の各ゲート回路或いは
各ネット（ゲート回路間の接続）を各ＰＥに割り当てる
ことにより、同時に計算可能な部分の処理を並列に実行
する方法が取られる （例えば、Ｙｏｓｈｉｈｉｒｏ
Ｋｉｔａｍｕｒａ，”Ｅｘａｃｔ Ｃｒｉｔｉｃａｌ
Ｐａｔｈ Ｔｒａｃｉｎｇ Ｆａｕｌｔ Ｓｉｍｕｌａ
ｔｉｏｎ ｏｎ Ｍａｓｓｉｖｅｌｙ Ｐａｒａｌｌｅ
ｌ Ｐｒｏｃｅｓｓｏｒ ＡＡＰ２”，Ｐｒｏｃ． ｏ
ｆ ＩＣＣＡＤ−８９，ｐｐ．４７４−４７７，１９８
９） 。
ーションを行う場合に、対象回路の各ゲート回路或いは
各ネット（ゲート回路間の接続）を各ＰＥに割り当てる
ことにより、同時に計算可能な部分の処理を並列に実行
する方法が取られる （例えば、Ｙｏｓｈｉｈｉｒｏ
Ｋｉｔａｍｕｒａ，”Ｅｘａｃｔ Ｃｒｉｔｉｃａｌ
Ｐａｔｈ Ｔｒａｃｉｎｇ Ｆａｕｌｔ Ｓｉｍｕｌａ
ｔｉｏｎ ｏｎ Ｍａｓｓｉｖｅｌｙ Ｐａｒａｌｌｅ
ｌ Ｐｒｏｃｅｓｓｏｒ ＡＡＰ２”，Ｐｒｏｃ． ｏ
ｆ ＩＣＣＡＤ−８９，ｐｐ．４７４−４７７，１９８
９） 。
【０００５】即ち、例えば図５（ａ）に示すような回路
のシミュレーションを行うのに、回路を分割して、（ｂ
）に長方形の枠で示す各ＰＥに、例えば図示のように割
り当てる。
のシミュレーションを行うのに、回路を分割して、（ｂ
）に長方形の枠で示す各ＰＥに、例えば図示のように割
り当てる。
【０００６】このように回路をＰＥにマッピングすると
、同じレベル （図５（ｂ）で同じ列のＰＥ） にある
ゲート、例えばｇ１とｇ２のゲートに関する計算は並列
に実行することができる。
、同じレベル （図５（ｂ）で同じ列のＰＥ） にある
ゲート、例えばｇ１とｇ２のゲートに関する計算は並列
に実行することができる。
【０００７】
【発明が解決しようとする課題】しかし、前記のような
ＰＥへのマッピングによると、いわゆるレベルソートを
行なった結果で同一レベルにあるゲートを受け持つＰＥ
群は並列に処理を実行できるものの、レベルの異なるＰ
Ｅとの間では並列実行は必ずしも行なわれず、処理の並
列度を高めることが難しい。
ＰＥへのマッピングによると、いわゆるレベルソートを
行なった結果で同一レベルにあるゲートを受け持つＰＥ
群は並列に処理を実行できるものの、レベルの異なるＰ
Ｅとの間では並列実行は必ずしも行なわれず、処理の並
列度を高めることが難しい。
【０００８】又、並列に実行できるＰＥ間でも、各ＰＥ
の受け持つゲートの種類が異なれば処理が異なるので、
一般に各ＰＥで異なる処理を実行できるように構成しな
ければならず、制御が複雑化し、又並列に実行するＰＥ
間で処理時間が異なれば、並列度を更に低下させる要因
になり易い。
の受け持つゲートの種類が異なれば処理が異なるので、
一般に各ＰＥで異なる処理を実行できるように構成しな
ければならず、制御が複雑化し、又並列に実行するＰＥ
間で処理時間が異なれば、並列度を更に低下させる要因
になり易い。
【０００９】本発明は、ＳＩＭＤ（単一命令ストリーム
複数データストリーム）型構成の超並列計算機により、
高い並列度を可能にする故障シミュレータ装置を目的と
する。
複数データストリーム）型構成の超並列計算機により、
高い並列度を可能にする故障シミュレータ装置を目的と
する。
【００１０】
【課題を解決するための手段】図１は、本発明の構成を
示すブロック図である。図は故障シミュレータ装置の構
成であって、所与の組合せ回路の故障シミュレーション
に際し、制御装置１０と、複数の処理装置（ＰＥ）１１
とを設ける。
示すブロック図である。図は故障シミュレータ装置の構
成であって、所与の組合せ回路の故障シミュレーション
に際し、制御装置１０と、複数の処理装置（ＰＥ）１１
とを設ける。
【００１１】制御装置１０は、各ＰＥ１１ごとに定める
入力初期値１２及び故障フラグテーブル１３と、共通プ
ログラム１４とを保持し、各入力初期値１２は、該組合
せ回路の各入力ネットについてのネット値とし、各故障
フラグテーブル１３は、該組合せ回路の各ネットに対応
する項に、故障フラグを有し、該故障フラグによって当
該ネットの固定故障の有無を表示するテーブルとする。
入力初期値１２及び故障フラグテーブル１３と、共通プ
ログラム１４とを保持し、各入力初期値１２は、該組合
せ回路の各入力ネットについてのネット値とし、各故障
フラグテーブル１３は、該組合せ回路の各ネットに対応
する項に、故障フラグを有し、該故障フラグによって当
該ネットの固定故障の有無を表示するテーブルとする。
【００１２】各ＰＥ１０は、メモリ１５と、演算機構１
６を有し、制御装置１０から転送される入力初期値１２
と故障フラグテーブル１３とを、メモリ１５に保持し、
制御装置１０から転送される命令に従い、自身のメモリ
１５に保持する入力初期値１２と故障フラグテーブル１
３とを参照して、該組合せ回路の各ネットの信号値を更
新する処理を、演算機構１６によって実行する。
６を有し、制御装置１０から転送される入力初期値１２
と故障フラグテーブル１３とを、メモリ１５に保持し、
制御装置１０から転送される命令に従い、自身のメモリ
１５に保持する入力初期値１２と故障フラグテーブル１
３とを参照して、該組合せ回路の各ネットの信号値を更
新する処理を、演算機構１６によって実行する。
【００１３】制御装置１０は、各入力初期値１２及び故
障フラグテーブル１３を、当該ＰＥ１１ごとへ転送した
後、共通プログラム１４の該命令を実行順にとり出して
、全ＰＥ１１へ一斉に転送して、ＰＥ１１で同一の該命
令を並列に実行させる。
障フラグテーブル１３を、当該ＰＥ１１ごとへ転送した
後、共通プログラム１４の該命令を実行順にとり出して
、全ＰＥ１１へ一斉に転送して、ＰＥ１１で同一の該命
令を並列に実行させる。
【００１４】前記の場合に、必要なすべてのＰＥ１１に
対して、入力初期値１２の初期値を同一にし、故障フラ
グテーブル１３の内容をＰＥ１１ごとに異なるように定
めるか、又は故障フラグテーブル１３の内容を同一にし
、入力初期値１２をＰＥ１１ごとに異なるように定める
か、又両者のＰＥ群が共存するようにすることができる
。
対して、入力初期値１２の初期値を同一にし、故障フラ
グテーブル１３の内容をＰＥ１１ごとに異なるように定
めるか、又は故障フラグテーブル１３の内容を同一にし
、入力初期値１２をＰＥ１１ごとに異なるように定める
か、又両者のＰＥ群が共存するようにすることができる
。
【００１５】
【作用】本発明の故障シミュレータ装置により、いわゆ
るＳＩＭＤ型の並列処理計算機として、各ＰＥは個別に
配付される入力初期値と故障フラグテーブルとに基づく
処理の実行を、制御装置から一斉に放送される同一命令
によって並行に進める。
るＳＩＭＤ型の並列処理計算機として、各ＰＥは個別に
配付される入力初期値と故障フラグテーブルとに基づく
処理の実行を、制御装置から一斉に放送される同一命令
によって並行に進める。
【００１６】従って、各ＰＥは前記の従来の例のように
回路を分割して分担するのではなく、全ＰＥがそれぞれ
回路全体のシミュレーションを行い、例えば同じ入力初
期値と、異なる故障フラグテーブルによれば、各ＰＥご
とに異なる故障状態のシミュレーションを全ＰＥで並列
に実行することができる。
回路を分割して分担するのではなく、全ＰＥがそれぞれ
回路全体のシミュレーションを行い、例えば同じ入力初
期値と、異なる故障フラグテーブルによれば、各ＰＥご
とに異なる故障状態のシミュレーションを全ＰＥで並列
に実行することができる。
【００１７】又、同じ故障フラグテーブルと、異なる入
力初期値によれば、各ＰＥが同じ故障状態について、異
なる各種入力状態を分担してシミュレーションを全ＰＥ
で並列に実行することができる。
力初期値によれば、各ＰＥが同じ故障状態について、異
なる各種入力状態を分担してシミュレーションを全ＰＥ
で並列に実行することができる。
【００１８】又、以上の両者を適当に混在させてもよく
、何れの場合も所要の全ＰＥは、同じ命令列を並行して
実行するので、例えば異なる障害状態の場合の数だけ並
列度を高めてそれらのＰＥをフルに稼働させることが可
能になる。
、何れの場合も所要の全ＰＥは、同じ命令列を並行して
実行するので、例えば異なる障害状態の場合の数だけ並
列度を高めてそれらのＰＥをフルに稼働させることが可
能になる。
【００１９】
【実施例】図１において、各入力初期値１２には、シミ
ュレーション処理対象の回路の各入力端子につながるネ
ットに入力する信号の値を設定して保持する。
ュレーション処理対象の回路の各入力端子につながるネ
ットに入力する信号の値を設定して保持する。
【００２０】各故障フラグテーブル１３は、回路の各ネ
ットに対応する項からなり、例えば固定故障とすべきネ
ットを例えば「１」、故障の無いネットを「０」で表示
し、固定故障がいわゆるスタックアット０か、スタック
アット１かは、後に実行するプログラムで指定されるよ
うにする。但し、故障フラグテーブルで故障内容 （ス
タックアット０か１か）まで指定するようにしてもよい
。
ットに対応する項からなり、例えば固定故障とすべきネ
ットを例えば「１」、故障の無いネットを「０」で表示
し、固定故障がいわゆるスタックアット０か、スタック
アット１かは、後に実行するプログラムで指定されるよ
うにする。但し、故障フラグテーブルで故障内容 （ス
タックアット０か１か）まで指定するようにしてもよい
。
【００２１】このようにして、各ＰＥに異なる故障を分
担させる場合には、例えばネットの数より１台多いＰＥ
１１を使用して、全ＰＥ１１に同じ内容の入力初期値１
２を配付し、故障フラグテーブル１３は各ＰＥごとに異
なるネットの項のみ１箇所を「１」にし、その他の項を
すべて「０」にして各ＰＥ１１に配付する。但し１台の
ＰＥのみは全項を「０」にした故障フラグテーブル１３
とし、故障の無い状態をシミュレートさせる。
担させる場合には、例えばネットの数より１台多いＰＥ
１１を使用して、全ＰＥ１１に同じ内容の入力初期値１
２を配付し、故障フラグテーブル１３は各ＰＥごとに異
なるネットの項のみ１箇所を「１」にし、その他の項を
すべて「０」にして各ＰＥ１１に配付する。但し１台の
ＰＥのみは全項を「０」にした故障フラグテーブル１３
とし、故障の無い状態をシミュレートさせる。
【００２２】このようにして、例えばシミュレーション
結果の回路の出力値が、故障の無い場合の出力と異なれ
ば、そのような入出力値の組合せによってあるネットの
故障を検出できることになる。しかし、他のネットの故
障でも同じ結果が得られるような場合には、入力初期値
１２を順次変更してシミュレーションを繰り返して、故
障位置の違いを識別できるような入出力の組合せを探す
ことが必要になる。
結果の回路の出力値が、故障の無い場合の出力と異なれ
ば、そのような入出力値の組合せによってあるネットの
故障を検出できることになる。しかし、他のネットの故
障でも同じ結果が得られるような場合には、入力初期値
１２を順次変更してシミュレーションを繰り返して、故
障位置の違いを識別できるような入出力の組合せを探す
ことが必要になる。
【００２３】そのために、故障状態をしぼって、異なる
入力状態についてのシミュレーションを多数行なう場合
等には、各ＰＥに異なる入力初期値を配付し、全ＰＥに
同じ故障状態の故障フラグテーブルを配付してシミュレ
ーションを実行することもできる。
入力状態についてのシミュレーションを多数行なう場合
等には、各ＰＥに異なる入力初期値を配付し、全ＰＥに
同じ故障状態の故障フラグテーブルを配付してシミュレ
ーションを実行することもできる。
【００２４】図２は、前記図５（ａ）に例示した回路に
ついて、各ＰＥに異なる故障を分担させる場合の各ＰＥ
の保持する入力初期値及び故障フラグテーブルの例を示
すブロック図であり、又各ＰＥは故障フラグテーブルと
同じ構成のネット値テーブルを持って、後述のシミュレ
ーション演算結果の各ネット値を保持する。
ついて、各ＰＥに異なる故障を分担させる場合の各ＰＥ
の保持する入力初期値及び故障フラグテーブルの例を示
すブロック図であり、又各ＰＥは故障フラグテーブルと
同じ構成のネット値テーブルを持って、後述のシミュレ
ーション演算結果の各ネット値を保持する。
【００２５】各テーブルの各項は上から下へ、図５（ａ
）に示すネットｎ１〜ｎ６に対応するものとする。又入
力初期値は本例の場合ネットｎ１〜ｎ３の３項で、Ｘは
当該ネットの入力信号値「０」又は「１」が指定されて
いることを示す。
）に示すネットｎ１〜ｎ６に対応するものとする。又入
力初期値は本例の場合ネットｎ１〜ｎ３の３項で、Ｘは
当該ネットの入力信号値「０」又は「１」が指定されて
いることを示す。
【００２６】図の故障フラグから明らかなようにＰＥ０
は故障の無い場合をシミュレートし、ＰＥ１はネットｎ
１に故障がある場合、ＰＥ２はネットｎ２に故障がある
場合をシミュレートし、以下同様にしてＰＥ６までの各
ＰＥで各ネットに故障が有る場合をそれぞれ分担する。
は故障の無い場合をシミュレートし、ＰＥ１はネットｎ
１に故障がある場合、ＰＥ２はネットｎ２に故障がある
場合をシミュレートし、以下同様にしてＰＥ６までの各
ＰＥで各ネットに故障が有る場合をそれぞれ分担する。
【００２７】図３は、図２に示す入力初期値、ネット値
テーブル及び故障フラグテーブルによってシミュレーシ
ョンを実行するための共通プログラム１４の一例を説明
する図である。このプログラムに示すＣＦは、演算機構
１６の持つ制御フラグで、命令が「演算１：演算２」の
形の場合に、その命令を実行するときのＣＦの値により
、ＣＦが１なら「演算１」を実行し、ＣＦが０なら「演
算２」を実行するように制御するものである。
テーブル及び故障フラグテーブルによってシミュレーシ
ョンを実行するための共通プログラム１４の一例を説明
する図である。このプログラムに示すＣＦは、演算機構
１６の持つ制御フラグで、命令が「演算１：演算２」の
形の場合に、その命令を実行するときのＣＦの値により
、ＣＦが１なら「演算１」を実行し、ＣＦが０なら「演
算２」を実行するように制御するものである。
【００２８】例えば第１の命令では「ＣＦ＝ＩＮＶ（故
障フラグ［ｎ１］） 」で、故障フラグテーブルの第１
項の値の否定値をＣＦの値とするので、このＣＦ値でそ
の次の命令の実行が制御される。
障フラグ［ｎ１］） 」で、故障フラグテーブルの第１
項の値の否定値をＣＦの値とするので、このＣＦ値でそ
の次の命令の実行が制御される。
【００２９】即ち、故障フラグテーブルのネットｎ１の
項が「０」ならＣＦは１となり、次の命令「ネット値［
ｎ１］＝ＰＡＳＳ：ＺＥＲＯ（ｉｎ１） 」の右辺の「
ＰＡＳＳ（ｉｎ１） 」が選択され、従って「ｉｎ１
」の値がそのまゝ左辺の値 （即ちネット値テーブルの
ｎ１の項の値） になる。なお、ここで「ｉｎα」はα
番のネット（ｎα） の入力初期値の値を示す。
項が「０」ならＣＦは１となり、次の命令「ネット値［
ｎ１］＝ＰＡＳＳ：ＺＥＲＯ（ｉｎ１） 」の右辺の「
ＰＡＳＳ（ｉｎ１） 」が選択され、従って「ｉｎ１
」の値がそのまゝ左辺の値 （即ちネット値テーブルの
ｎ１の項の値） になる。なお、ここで「ｉｎα」はα
番のネット（ｎα） の入力初期値の値を示す。
【００３０】又、ネットｎ１を故障とするように故障フ
ラグテーブルのネットｎ１の項に「１」が設定されてい
ればＣＦは０となるので、「ＺＥＲＯ」が実行されて、
ｎ１の項の値は「０」にされる。
ラグテーブルのネットｎ１の項に「１」が設定されてい
ればＣＦは０となるので、「ＺＥＲＯ」が実行されて、
ｎ１の項の値は「０」にされる。
【００３１】以下同様にして、ネット値テーブルのネッ
トｎ２〜ｎ６の項の値が、対応する故障フラグテーブル
の項が故障を示す「１」であれば、強制的に０にされ、
故障フラグテーブルが「０」なら、図５（ａ）の回路に
示す論理演算を行なった結果がネット値テーブルに設定
されるプログラムになっている。
トｎ２〜ｎ６の項の値が、対応する故障フラグテーブル
の項が故障を示す「１」であれば、強制的に０にされ、
故障フラグテーブルが「０」なら、図５（ａ）の回路に
示す論理演算を行なった結果がネット値テーブルに設定
されるプログラムになっている。
【００３２】ここで論理演算は例えば「ＡＮＤ（ネット
値［ｎ１］，ネット値［ｎ２］） 」で、ネット値テー
ブルのネットｎ１の項とネットｎ２の項の値の論理積を
求める演算を示す。 論理和「ＯＲ」についても同様である。これらのネット
値［ｎ４］、［ｎ５］、［ｎ６］への代入命令の演算は
、それぞれ図５（ａ）に示すゲートｇ０、ｇ１、ｇ２を
シミュレートする演算である。
値［ｎ１］，ネット値［ｎ２］） 」で、ネット値テー
ブルのネットｎ１の項とネットｎ２の項の値の論理積を
求める演算を示す。 論理和「ＯＲ」についても同様である。これらのネット
値［ｎ４］、［ｎ５］、［ｎ６］への代入命令の演算は
、それぞれ図５（ａ）に示すゲートｇ０、ｇ１、ｇ２を
シミュレートする演算である。
【００３３】以上から明らかなように、図３のプログラ
ムは、故障フラグテーブルで故障に指定されたネットを
すべてスタックアット０故障として扱うようにしたプロ
グラムの例であり、スタックアット１故障にする場合に
は、図３の偶数番のプログラムにある演算「ＺＥＲＯ」
を、すべて演算「ＯＮＥ 」にして、強制的に「１」を
設定するように変えればよい。
ムは、故障フラグテーブルで故障に指定されたネットを
すべてスタックアット０故障として扱うようにしたプロ
グラムの例であり、スタックアット１故障にする場合に
は、図３の偶数番のプログラムにある演算「ＺＥＲＯ」
を、すべて演算「ＯＮＥ 」にして、強制的に「１」を
設定するように変えればよい。
【００３４】図２に示す７台のＰＥは、以上のプログラ
ムの各命令を一斉に制御装置１０から受け取って、同じ
命令を並列に同時に処理するが、各ＰＥの持つ故障フラ
グテーブルの内容が異なるので、全命令を演算した結果
として各ＰＥのネット値テーブルに得られる値を一般に
異なる。このようにして、７台のＰＥが図３の１２ステ
ップのプログラムを並列に実行し終わると、同じ入力の
場合の６種の異なる故障状態と、故障の無い場合の７例
の結果を、一挙に得ることができる。
ムの各命令を一斉に制御装置１０から受け取って、同じ
命令を並列に同時に処理するが、各ＰＥの持つ故障フラ
グテーブルの内容が異なるので、全命令を演算した結果
として各ＰＥのネット値テーブルに得られる値を一般に
異なる。このようにして、７台のＰＥが図３の１２ステ
ップのプログラムを並列に実行し終わると、同じ入力の
場合の６種の異なる故障状態と、故障の無い場合の７例
の結果を、一挙に得ることができる。
【００３５】
【発明の効果】以上の説明から明らかなように本発明に
よれば、組合せ回路の故障シミュレーションにおいて、
ＳＩＭＤ型構成の超並列計算機により、高い並列度の処
理を行なうことが可能になるという著しい工業的効果が
ある。
よれば、組合せ回路の故障シミュレーションにおいて、
ＳＩＭＤ型構成の超並列計算機により、高い並列度の処
理を行なうことが可能になるという著しい工業的効果が
ある。
【図１】 本発明の構成を示すブロック図
【図２】
本発明のテーブルの割当例を示すブロック図
本発明のテーブルの割当例を示すブロック図
【図３】
本発明の共通プログラムの例を説明する図
本発明の共通プログラムの例を説明する図
【図４】
並列処理計算機の構成例を示すブロック図
並列処理計算機の構成例を示すブロック図
【図５】
組合せ回路例等を示すブロック図
組合せ回路例等を示すブロック図
１、１１ 処理装置（ＰＥ）
２、１０ 制御装置
１２ 入力初期値
１３ 故障フラグテーブル
１４ 共通プログラム
１５ メモリ
１６ 演算機構
Claims (3)
- 【請求項１】 所与の組合せ回路の故障シミュレーシ
ョンに際し、制御装置（１０）と、複数の処理装置（１
１）とを設け、該制御装置（１０）は、各該処理装置ご
とに定める入力初期値（１２）及び故障フラグテーブル
（１３）と、共通プログラム（１４）とを保持し、各該
入力初期値（１２）は、該組合せ回路の各入力ネットに
ついてのネット値とし、各該故障フラグテーブル（１３
）は、該組合せ回路の各ネットに対応する項に、故障フ
ラグを有し、該故障フラグによって当該ネットの固定故
障の有無を保持するテーブルとし、各該処理装置（１１
）は、メモリ（１５）と、演算機構（１６）を有し、該
制御装置（１０）から転送される該入力初期値（１２）
と該故障フラグテーブル（１３）とを、該メモリ（１５
）に保持し、該制御装置（１０）から転送される命令に
従い、自身の該メモリ（１５）に保持する該入力初期値
（１２）と該故障フラグテーブル（１３）とを参照して
、該組合せ回路の各ネットの信号値を更新する処理を、
該演算機構（１６）によって実行し、該制御装置（１０
）は、各該入力初期値（１２）及び該故障フラグテーブ
ル（１３）を、当該処理装置ごとへ転送した後、該共通
プログラム（１４）の該命令を実行順にとり出して、全
該処理装置（１１）へ一斉に放送して、該処理装置で同
一の該命令を並列に実行させるように構成されているこ
とを特徴とする故障シミュレータ装置。 - 【請求項２】 前記処理装置（１１）のうちの所要の
すべての該処理装置に対して、前記入力初期値（１２）
を同一にし、前記故障フラグテーブル（１３）の内容を
該処理装置ごとに異なるように定める、請求項１記載の
故障シミュレータ装置。 - 【請求項３】 前記処理装置（１１）のうちの所要の
すべての該処理装置に対して、前記故障フラグテーブル
（１３）の内容を同一にし、前記入力初期値（１２）を
該処理装置ごとに異なるように定める、請求項１記載の
故障シミュレータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009532A JPH04255083A (ja) | 1991-01-30 | 1991-01-30 | 故障シミュレータ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3009532A JPH04255083A (ja) | 1991-01-30 | 1991-01-30 | 故障シミュレータ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255083A true JPH04255083A (ja) | 1992-09-10 |
Family
ID=11722879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3009532A Withdrawn JPH04255083A (ja) | 1991-01-30 | 1991-01-30 | 故障シミュレータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255083A (ja) |
-
1991
- 1991-01-30 JP JP3009532A patent/JPH04255083A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5392429A (en) | Method of operating a multiprocessor computer to solve a set of simultaneous equations | |
| JPS62264357A (ja) | 並列プロセツサ・アレイにおけるプロセツサ付加のシミユレ−シヨン方法 | |
| GB1537504A (en) | Network computer system | |
| Kung | Computational models for parallel computers | |
| Siegel | The universality of various types of SIMD machine interconnection networks | |
| US8060726B2 (en) | SIMD microprocessor, image processing apparatus including same, and image processing method used therein | |
| Shirazi et al. | Framework and tools for run-time reconfigurable designs | |
| Nodine et al. | I/O overhead and parallel VLSI architectures for lattice computations | |
| Siegel | Single instruction stream-multiple data stream machine interconnection network design | |
| JP2793357B2 (ja) | 並列演算装置 | |
| JP2557856B2 (ja) | Ｃａｄシステム | |
| JPS58147236A (ja) | ダイナミックｐｌａ | |
| Mazumder | Parallel VLSI-routing models for polymorphic processors array | |
| Chang | Further results regarding multiprocessor systems. | |
| JPS61175737A (ja) | 並列故障シミユレ−シヨンシステム | |
| UYAR | DYNAMIC FAULT RECONFIGURATION IN MULTIPROCESSOR SYSTEMS (TOLERANCE, HYPERCUBE, MESH, BITONIC) | |
| JP2972558B2 (ja) | 論理回路の故障シミュレーション方法 | |
| JPS6252899B2 (ja) | ||
| JPH02186445A (ja) | 情報処理システムのシミユレーション方式 | |
| JPH0855093A (ja) | 複合化ベクトル並列計算機 | |
| JP2669863B2 (ja) | シミュレーション装置 | |
| Lou | Integrated Circuit Array Processor for a Hardware Router | |
| JPH04181373A (ja) | ベクトル処理装置 | |
| JPS63288356A (ja) | 論理シミュレ−タ | |
| JPH01112342A (ja) | 論理回路のシミュレーション方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |