JPH04255251A - 半導体集積回路およびその製造方法 - Google Patents
半導体集積回路およびその製造方法Info
- Publication number
- JPH04255251A JPH04255251A JP3016585A JP1658591A JPH04255251A JP H04255251 A JPH04255251 A JP H04255251A JP 3016585 A JP3016585 A JP 3016585A JP 1658591 A JP1658591 A JP 1658591A JP H04255251 A JPH04255251 A JP H04255251A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- film
- insulating film
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
- H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/092—Manufacture or treatment of dielectric parts thereof by smoothing the dielectric parts
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、多層配線構造を有する
半導体集積回路およびその製造方法に係り、特に第１の
金属配線とその上層の第２の金属配線とを接続孔内に高
融点金属膜を選択的に成長させることにより接続してな
る金属配線およびその形成方法に関する。
半導体集積回路およびその製造方法に係り、特に第１の
金属配線とその上層の第２の金属配線とを接続孔内に高
融点金属膜を選択的に成長させることにより接続してな
る金属配線およびその形成方法に関する。
【０００２】
【従来の技術】半導体集積回路において、第１の金属配
線とその上層の第２の金属配線とを接続孔（ビア・ホー
ル；ＶＩＡ ＨＯＬＥ）内に高融点金属膜（例えばタン
グステン；Ｗ）を選択的に成長させることにより接続す
る場合、パターンレイアウト上、深さの異なる接続孔が
存在する。即ち、例えば図８に示すように、半導体基板
４０上に形成されたフィールド絶縁膜４１上にある導電
膜（例えばポリシリコン配線）４３と半導体基板表層部
に形成された拡散層領域４２とに跨がるように、第１の
層間絶縁膜４４上に第１の金属配線４５を形成する場合
、第１の金属配線４５は下地の段差（上記導電膜４３と
拡散層領域４２との高低差によって生じたもの）に応じ
た段差を有する。従って、このように下地の段差上に形
成された第１の金属配線４５上に第２の層間絶縁膜４６
を形成し、その上面を完全に平坦化した場合、この第２
の層間絶縁膜４６における第１の金属配線４５の高位部
の接続予定部分に対応する部分と第１の金属配線４５の
低位部の接続予定部分に対応する部分とにそれぞれ接続
孔を開孔すると、相対的に浅い接続孔４７１と深い接続
孔４７２とが存在することになる。
線とその上層の第２の金属配線とを接続孔（ビア・ホー
ル；ＶＩＡ ＨＯＬＥ）内に高融点金属膜（例えばタン
グステン；Ｗ）を選択的に成長させることにより接続す
る場合、パターンレイアウト上、深さの異なる接続孔が
存在する。即ち、例えば図８に示すように、半導体基板
４０上に形成されたフィールド絶縁膜４１上にある導電
膜（例えばポリシリコン配線）４３と半導体基板表層部
に形成された拡散層領域４２とに跨がるように、第１の
層間絶縁膜４４上に第１の金属配線４５を形成する場合
、第１の金属配線４５は下地の段差（上記導電膜４３と
拡散層領域４２との高低差によって生じたもの）に応じ
た段差を有する。従って、このように下地の段差上に形
成された第１の金属配線４５上に第２の層間絶縁膜４６
を形成し、その上面を完全に平坦化した場合、この第２
の層間絶縁膜４６における第１の金属配線４５の高位部
の接続予定部分に対応する部分と第１の金属配線４５の
低位部の接続予定部分に対応する部分とにそれぞれ接続
孔を開孔すると、相対的に浅い接続孔４７１と深い接続
孔４７２とが存在することになる。
【０００３】このように第１の金属配線４５上の第２の
層間絶縁膜４６に深さの異なる接続孔を形成した後、図
９に示すように、気相成長（ＣＶＤ）法により例えばＷ
（タングステン）膜４８を選択的に成長させる場合、通
常は浅い方の接続孔４７１を基準にしてこの接続孔が完
全に埋まるように成長させる。
層間絶縁膜４６に深さの異なる接続孔を形成した後、図
９に示すように、気相成長（ＣＶＤ）法により例えばＷ
（タングステン）膜４８を選択的に成長させる場合、通
常は浅い方の接続孔４７１を基準にしてこの接続孔が完
全に埋まるように成長させる。
【０００４】しかし、従来は、全ての接続孔内部におけ
る気相成長の速度が一定であるので、浅い方の接続孔４
７１が完全に埋まっても深い方の接続孔４７２では段差
分だけ成長不足が生じ、接続孔内に空隙５０が残ってし
まう。若し、下地の段差が例えば約１．０μｍ、深い方
の接続孔４７２の開口寸法が約１．０μｍだとすると、
この接続孔内に残った空隙部５０のアスペクト比はほぼ
１となる。
る気相成長の速度が一定であるので、浅い方の接続孔４
７１が完全に埋まっても深い方の接続孔４７２では段差
分だけ成長不足が生じ、接続孔内に空隙５０が残ってし
まう。若し、下地の段差が例えば約１．０μｍ、深い方
の接続孔４７２の開口寸法が約１．０μｍだとすると、
この接続孔内に残った空隙部５０のアスペクト比はほぼ
１となる。
【０００５】このため、次に、図１０に示すように、第
２の層間絶縁膜４６上に金属膜をスパッタ蒸着し、パタ
ーニング加工して第２の金属配線４９を形成した場合、
金属膜は浅い方の接続孔４７１を完全に埋めているＷ膜
４８には接続されるが、深い方の接続孔４７２内に残っ
ている空隙部では金属膜のカバレッジが劣化するので、
第１の金属配線４５と第２の金属配線４９との接続の信
頼性不良が生じてしまう。
２の層間絶縁膜４６上に金属膜をスパッタ蒸着し、パタ
ーニング加工して第２の金属配線４９を形成した場合、
金属膜は浅い方の接続孔４７１を完全に埋めているＷ膜
４８には接続されるが、深い方の接続孔４７２内に残っ
ている空隙部では金属膜のカバレッジが劣化するので、
第１の金属配線４５と第２の金属配線４９との接続の信
頼性不良が生じてしまう。
【０００６】
【発明が解決しようとする課題】上記したように従来の
半導体集積回路用金属配線の形成方法は、第１の金属配
線上の層間絶縁膜の深さの異なる接続孔内に高融点金属
膜を選択的に成長させる場合に、深い方の接続孔内に空
隙部が残り、層間絶縁膜上に第２の金属配線形成用の金
属膜をスパッタ蒸着した際に上記空隙部では金属膜のカ
バレッジが劣化し、第１の金属配線と第２の金属配線と
の接続の信頼性不良が生じしまうという問題がある。
半導体集積回路用金属配線の形成方法は、第１の金属配
線上の層間絶縁膜の深さの異なる接続孔内に高融点金属
膜を選択的に成長させる場合に、深い方の接続孔内に空
隙部が残り、層間絶縁膜上に第２の金属配線形成用の金
属膜をスパッタ蒸着した際に上記空隙部では金属膜のカ
バレッジが劣化し、第１の金属配線と第２の金属配線と
の接続の信頼性不良が生じしまうという問題がある。
【０００７】本発明は上記の事情に鑑みてなされたもの
で、第１の金属配線上の層間絶縁膜の深さの異なる複数
の接続孔内に高融点金属膜を選択的に成長させる場合に
、各接続孔内を完全に埋めるように成長させることが可
能になり、第１の金属配線と上層の第２の金属配線との
接続の信頼性を向上させ得る半導体集積回路の製造方法
を提供することを目的とする。
で、第１の金属配線上の層間絶縁膜の深さの異なる複数
の接続孔内に高融点金属膜を選択的に成長させる場合に
、各接続孔内を完全に埋めるように成長させることが可
能になり、第１の金属配線と上層の第２の金属配線との
接続の信頼性を向上させ得る半導体集積回路の製造方法
を提供することを目的とする。
【０００８】また、本発明の他の目的は、第１の金属配
線上の層間絶縁膜に深さの異なる複数の接続孔が存在す
る場合でも、各接続孔内を完全に埋めるように選択的に
成長した高融点金属膜により第１の金属配線と上層の第
２の金属配線とを確実に接続することが可能になる半導
体集積回路を提供することにある。
線上の層間絶縁膜に深さの異なる複数の接続孔が存在す
る場合でも、各接続孔内を完全に埋めるように選択的に
成長した高融点金属膜により第１の金属配線と上層の第
２の金属配線とを確実に接続することが可能になる半導
体集積回路を提供することにある。
【０００９】
【課題を解決するための手段】本発明の半導体集積回路
の製造方法は、半導体基板上に形成された段差を有する
第１の絶縁膜上に第１の金属配線を形成する工程と、上
記第１の金属配線上に第２の絶縁膜を形成してその表面
を平坦化する工程と、上記第２の絶縁膜における前記第
１の金属配線の上層の金属配線との接続予定部上に対応
する部分に深さの異なる複数の接続孔を開孔する工程と
、上記接続孔を開孔する工程の後あるいは前に前記第１
の金属配線の表面の電気陰性度を接続孔の深さに応じて
変えるように不純物をイオン注入する工程と、前記各接
続孔底面の第１の金属配線の表面から各接続孔内を埋め
るように選択的に高融点金属膜を成長させる工程と、上
記高融点金属膜にコンタクトする第２の金属配線を形成
する工程とを具備することを特徴とする。
の製造方法は、半導体基板上に形成された段差を有する
第１の絶縁膜上に第１の金属配線を形成する工程と、上
記第１の金属配線上に第２の絶縁膜を形成してその表面
を平坦化する工程と、上記第２の絶縁膜における前記第
１の金属配線の上層の金属配線との接続予定部上に対応
する部分に深さの異なる複数の接続孔を開孔する工程と
、上記接続孔を開孔する工程の後あるいは前に前記第１
の金属配線の表面の電気陰性度を接続孔の深さに応じて
変えるように不純物をイオン注入する工程と、前記各接
続孔底面の第１の金属配線の表面から各接続孔内を埋め
るように選択的に高融点金属膜を成長させる工程と、上
記高融点金属膜にコンタクトする第２の金属配線を形成
する工程とを具備することを特徴とする。
【００１０】また、本発明の半導体集積回路は、半導体
基板上に形成された段差を有する第１の絶縁膜上に形成
され、下地の段差に応じて不純物濃度が異なる第１の金
属配線と、この第１の金属配線上に形成されてその表面
が平坦化された第２の絶縁膜と、上記第２の絶縁膜に開
孔された深さの異なる複数の接続孔の底面の第１の金属
配線の表面から各接続孔内を埋めるように選択的に成長
した高融点金属膜と、この高融点金属膜にコンタクトす
るように形成された第２の金属配線とを具備することを
特徴とする。
基板上に形成された段差を有する第１の絶縁膜上に形成
され、下地の段差に応じて不純物濃度が異なる第１の金
属配線と、この第１の金属配線上に形成されてその表面
が平坦化された第２の絶縁膜と、上記第２の絶縁膜に開
孔された深さの異なる複数の接続孔の底面の第１の金属
配線の表面から各接続孔内を埋めるように選択的に成長
した高融点金属膜と、この高融点金属膜にコンタクトす
るように形成された第２の金属配線とを具備することを
特徴とする。
【００１１】
【作用】本願発明者は、原料ガスの供給から高融点金属
膜（例えばＷ膜）の成長開始までのインダクション・タ
イム（Ｉｎｄｕｃｔｉｏｎ Ｔｉｍｅ）は、フッ素（Ｆ
）からみた金属配線（例えばＡｌ）との電気陰性度（Ｅ
ｎ；Ｅｌｅｃｔｏ Ｎｅｇａｔｉｖｉｔｙ ；電子親和
力とイオン化エネルギーとの和）の差ΔＥｎが小さいほ
ど（つまり、ＡｌのＥｎが大きくなるほど）長くなる現
象を発見した。本発明は、上記現象に着目してなされた
ものであり、本発明の半導体集積回路の製造方法によれ
ば、第１の金属配線の表面の相対的に浅い接続孔に対応
する部分を深い接続孔に対応する部分よりも前記インダ
クション・タイムが長くなるように不純物をイオン注入
するので、浅い接続孔内の成長膜厚が深い接続孔内の成
長膜厚より薄くなり、各接続孔内が同じ工程での成長膜
によりそれぞれ完全に埋められるようになる。従って、
この後に第２の金属配線膜を形成し、パターニング加工
して第２の金属配線を形成すれば、前記接続孔内の高融
点金属膜に確実にコンタクトし、この高融点金属膜を通
して前記第１の金属配線に接続されるようになり、第１
の金属配線と第２の金属配線との接続の信頼性を向上さ
せることが可能になる。
膜（例えばＷ膜）の成長開始までのインダクション・タ
イム（Ｉｎｄｕｃｔｉｏｎ Ｔｉｍｅ）は、フッ素（Ｆ
）からみた金属配線（例えばＡｌ）との電気陰性度（Ｅ
ｎ；Ｅｌｅｃｔｏ Ｎｅｇａｔｉｖｉｔｙ ；電子親和
力とイオン化エネルギーとの和）の差ΔＥｎが小さいほ
ど（つまり、ＡｌのＥｎが大きくなるほど）長くなる現
象を発見した。本発明は、上記現象に着目してなされた
ものであり、本発明の半導体集積回路の製造方法によれ
ば、第１の金属配線の表面の相対的に浅い接続孔に対応
する部分を深い接続孔に対応する部分よりも前記インダ
クション・タイムが長くなるように不純物をイオン注入
するので、浅い接続孔内の成長膜厚が深い接続孔内の成
長膜厚より薄くなり、各接続孔内が同じ工程での成長膜
によりそれぞれ完全に埋められるようになる。従って、
この後に第２の金属配線膜を形成し、パターニング加工
して第２の金属配線を形成すれば、前記接続孔内の高融
点金属膜に確実にコンタクトし、この高融点金属膜を通
して前記第１の金属配線に接続されるようになり、第１
の金属配線と第２の金属配線との接続の信頼性を向上さ
せることが可能になる。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００１３】図１乃至図３は、本発明の第１実施例に係
る金属配線の形成工程の一例を示している。まず、図１
に示すように、半導体基板（例えばシリコン基板）１０
上にフィールド酸化膜１１およびゲート絶縁膜（図示せ
ず）を形成した後、ＭＯＳ・ＦＥＴ（絶縁ゲート型電界
効果トランジスタ）のゲート配線（ゲート電極）１３お
よびドレイン・ソース領域用の不純物拡散層１２を形成
する。次に、基板上全面に、第１の層間絶縁膜１４とし
て、例えばＣＶＤ酸化膜（ＳｉＯ２ 膜）とＢＰＳＧ膜
（ボロン・リン・シリケートガラス膜）との積層膜を例
えば１．０μｍ堆積し、８００〜８５０℃の熱処理を行
うことにより表面を平坦化する。この場合、上記ゲート
配線１３がフィールド酸化膜１１上で上記不純物拡散層
１２に近い所に配置されている場合、第１の層間絶縁膜
１４の平坦化を終了しても、第１の層間絶縁膜１４の表
面にはフィールド酸化膜１１上から不純物拡散層１２上
にかけてなだらかな段差が存在することになる。次に、
基板上全面に、第１の金属配線膜として、例えばＡｌ・
Ｓｉ（１％）・Ｃｕ（０．５％）のアルミニウム合金膜
を例えば０．８μｍスパッタ蒸着してパターニングし、
上記したなだらかな段差に跨がるように第１の金属配線
１５を加工する。次に、例えば低温プラズマＣＶＤ法に
より、基板上全面に第２の層間絶縁膜１６（ここではＳ
ｉＯ２ 膜）を堆積し、エッチ・バックすることにより
表面を完全に平坦化する。
る金属配線の形成工程の一例を示している。まず、図１
に示すように、半導体基板（例えばシリコン基板）１０
上にフィールド酸化膜１１およびゲート絶縁膜（図示せ
ず）を形成した後、ＭＯＳ・ＦＥＴ（絶縁ゲート型電界
効果トランジスタ）のゲート配線（ゲート電極）１３お
よびドレイン・ソース領域用の不純物拡散層１２を形成
する。次に、基板上全面に、第１の層間絶縁膜１４とし
て、例えばＣＶＤ酸化膜（ＳｉＯ２ 膜）とＢＰＳＧ膜
（ボロン・リン・シリケートガラス膜）との積層膜を例
えば１．０μｍ堆積し、８００〜８５０℃の熱処理を行
うことにより表面を平坦化する。この場合、上記ゲート
配線１３がフィールド酸化膜１１上で上記不純物拡散層
１２に近い所に配置されている場合、第１の層間絶縁膜
１４の平坦化を終了しても、第１の層間絶縁膜１４の表
面にはフィールド酸化膜１１上から不純物拡散層１２上
にかけてなだらかな段差が存在することになる。次に、
基板上全面に、第１の金属配線膜として、例えばＡｌ・
Ｓｉ（１％）・Ｃｕ（０．５％）のアルミニウム合金膜
を例えば０．８μｍスパッタ蒸着してパターニングし、
上記したなだらかな段差に跨がるように第１の金属配線
１５を加工する。次に、例えば低温プラズマＣＶＤ法に
より、基板上全面に第２の層間絶縁膜１６（ここではＳ
ｉＯ２ 膜）を堆積し、エッチ・バックすることにより
表面を完全に平坦化する。
【００１４】次に、図２に示すように、光蝕刻工程（Ｐ
ＥＰ）および反応性イオンエッチング（ＲＩＥ）を用い
て、第２の層間絶縁膜１６における前記第１の金属配線
１５と後述する上層の第２の金属配線１９との接続予定
部上に対応する部分に深さの異なる複数の接続孔１７１
、１７２を開孔する。具体的には、上記第２の層間絶縁
膜１６に対して、第１の金属配線１５の高位部の接続予
定部分に対応する部分と第１の金属配線１５の低位部の
接続予定部分に対応する部分とにそれぞれ対応して接続
孔１７１、１７２を開孔する。次に、前記第１の金属配
線１５の表面のＥｎを接続孔の深さに応じて変えるよう
に不純物をイオン注入する。具体例としては、第１の金
属配線１５の表面の相対的に浅い接続孔１７１に対応す
る部分（イオン注入された部分）に、ボロン（Ｂ）また
はヒ素（Ａｓ）またはリン（Ｐ）または水素（Ｈ）を加
速電圧４０〜１００ｋｅＶ、ドーズ量１×１０１６〜１
×１０１７ｃｍ−２でイオン注入することにより、その
部分のＥｎを、第１の金属配線１５の表面の深い接続孔
１７２に対応する部分（イオン注入されない部分）のＥ
ｎよりも大きくする。この場合、ＡｌのＥｎは通常は約
１．５であることが知られているが、本実施例では上記
イオン注入により第１の金属配線１５の表面の相対的に
浅い接続孔１７１に対応する部分のＥｎを約２．０にす
る。 次に、原料ガスとして金属沸化物（例えばＷＦ６ ／Ｓ
ｉＨ４ ガス）を用いるＣＶＤ法により、前記各接続孔
底面の第１の金属配線１５の表面から各接続孔内を埋め
るように選択的に高融点金属膜（ここではＷ膜）１８を
成長させる。
ＥＰ）および反応性イオンエッチング（ＲＩＥ）を用い
て、第２の層間絶縁膜１６における前記第１の金属配線
１５と後述する上層の第２の金属配線１９との接続予定
部上に対応する部分に深さの異なる複数の接続孔１７１
、１７２を開孔する。具体的には、上記第２の層間絶縁
膜１６に対して、第１の金属配線１５の高位部の接続予
定部分に対応する部分と第１の金属配線１５の低位部の
接続予定部分に対応する部分とにそれぞれ対応して接続
孔１７１、１７２を開孔する。次に、前記第１の金属配
線１５の表面のＥｎを接続孔の深さに応じて変えるよう
に不純物をイオン注入する。具体例としては、第１の金
属配線１５の表面の相対的に浅い接続孔１７１に対応す
る部分（イオン注入された部分）に、ボロン（Ｂ）また
はヒ素（Ａｓ）またはリン（Ｐ）または水素（Ｈ）を加
速電圧４０〜１００ｋｅＶ、ドーズ量１×１０１６〜１
×１０１７ｃｍ−２でイオン注入することにより、その
部分のＥｎを、第１の金属配線１５の表面の深い接続孔
１７２に対応する部分（イオン注入されない部分）のＥ
ｎよりも大きくする。この場合、ＡｌのＥｎは通常は約
１．５であることが知られているが、本実施例では上記
イオン注入により第１の金属配線１５の表面の相対的に
浅い接続孔１７１に対応する部分のＥｎを約２．０にす
る。 次に、原料ガスとして金属沸化物（例えばＷＦ６ ／Ｓ
ｉＨ４ ガス）を用いるＣＶＤ法により、前記各接続孔
底面の第１の金属配線１５の表面から各接続孔内を埋め
るように選択的に高融点金属膜（ここではＷ膜）１８を
成長させる。
【００１５】ここで、ＦのＥｎは約３．９８であること
が知られており、上記実施例においては、Ｆからみた第
１の金属配線１５の表面の相対的に浅い接続孔１７１に
対応する部分とのＥｎのΔＥｎ（＝３．９８−２．０＝
約２．０）が相対的に深い接続孔１７２に対応する部分
との差ΔＥｎ（＝３．９８−１．５＝約２．５）よりも
小さくなっていることになる。
が知られており、上記実施例においては、Ｆからみた第
１の金属配線１５の表面の相対的に浅い接続孔１７１に
対応する部分とのＥｎのΔＥｎ（＝３．９８−２．０＝
約２．０）が相対的に深い接続孔１７２に対応する部分
との差ΔＥｎ（＝３．９８−１．５＝約２．５）よりも
小さくなっていることになる。
【００１６】一方、本願発明者は、図４に示す成長特性
ａ、ａ´のように、Ｗ膜の成長速度（ＧＲ；Ｇｒｏｗｔ
ｈ Ｒａｔｅ ）は、ＦからみたＡｌとのＥｎの差ΔＥ
ｎに関係なく不変であるが、原料ガスの供給から成長開
始までのインダクション・タイムは、ΔＥｎが小さいほ
ど（ＡｌのＥｎが大きいほど）長くなる現象を発見した
。この現象によれば、第１の金属配線１５の表面の相対
的に浅い接続孔１７１に対応する部分は深い接続孔１７
２に対応する部分よりもＷ膜１８の成長開始までのイン
ダクション・タイムが長くなるので、図３に示すように
、浅い接続孔内１７１の成長膜厚が深い接続孔１７２内
の成長膜厚より薄くなり、各接続孔内が同じ工程で成長
したＷ膜１８によりそれぞれ完全に埋められるようにな
る。
ａ、ａ´のように、Ｗ膜の成長速度（ＧＲ；Ｇｒｏｗｔ
ｈ Ｒａｔｅ ）は、ＦからみたＡｌとのＥｎの差ΔＥ
ｎに関係なく不変であるが、原料ガスの供給から成長開
始までのインダクション・タイムは、ΔＥｎが小さいほ
ど（ＡｌのＥｎが大きいほど）長くなる現象を発見した
。この現象によれば、第１の金属配線１５の表面の相対
的に浅い接続孔１７１に対応する部分は深い接続孔１７
２に対応する部分よりもＷ膜１８の成長開始までのイン
ダクション・タイムが長くなるので、図３に示すように
、浅い接続孔内１７１の成長膜厚が深い接続孔１７２内
の成長膜厚より薄くなり、各接続孔内が同じ工程で成長
したＷ膜１８によりそれぞれ完全に埋められるようにな
る。
【００１７】従って、次に、基板上全面に第２の金属配
線膜として例えばアルミニウム合金膜を１．０μｍ程度
スパッタ蒸着した後にＰＥＰおよびＲＩＥを用いてパタ
ーニング加工して第２の金属配線１９を形成することに
より、接続孔内のＷ膜１８に確実にコンタクトし、この
Ｗ膜１８を通して第１の金属配線１５に接続される第２
の金属配線１９が得られる。
線膜として例えばアルミニウム合金膜を１．０μｍ程度
スパッタ蒸着した後にＰＥＰおよびＲＩＥを用いてパタ
ーニング加工して第２の金属配線１９を形成することに
より、接続孔内のＷ膜１８に確実にコンタクトし、この
Ｗ膜１８を通して第１の金属配線１５に接続される第２
の金属配線１９が得られる。
【００１８】上記実施例により形成された半導体集積回
路によれば、半導体基板上に形成された段差を有する第
１の絶縁膜上に形成され、下地の段差に応じて不純物濃
度が異なる第１の金属配線と、この第１の金属配線上に
形成されてその表面が平坦化された第２の絶縁膜と、こ
の第２の絶縁膜に開孔された深さの異なる複数（本例で
は２個）の接続孔の底面の第１の金属配線の表面から各
接続孔内を埋めるように選択的に成長したＷ膜と、この
Ｗ膜にコンタクトするように形成された第２の金属配線
とを具備している。
路によれば、半導体基板上に形成された段差を有する第
１の絶縁膜上に形成され、下地の段差に応じて不純物濃
度が異なる第１の金属配線と、この第１の金属配線上に
形成されてその表面が平坦化された第２の絶縁膜と、こ
の第２の絶縁膜に開孔された深さの異なる複数（本例で
は２個）の接続孔の底面の第１の金属配線の表面から各
接続孔内を埋めるように選択的に成長したＷ膜と、この
Ｗ膜にコンタクトするように形成された第２の金属配線
とを具備している。
【００１９】このようにして形成された金属配線の特徴
は、深さの異なる２個の接続孔の底面の第１の金属配線
の表層部のうち、相対的に浅い接続孔に対応する部分に
はイオン注入層が存在し、相対的に深い接続孔に対応す
る部分にはイオン注入層が存在しないことである。
は、深さの異なる２個の接続孔の底面の第１の金属配線
の表層部のうち、相対的に浅い接続孔に対応する部分に
はイオン注入層が存在し、相対的に深い接続孔に対応す
る部分にはイオン注入層が存在しないことである。
【００２０】なお、図４中には、前記した成長特性ａ、
ａ´と対比するために、別の成長特性ａ”、ｂ、ｂ´、
ｂ”、ｃを示している。ここで、成長特性ａ”は、Ａｌ
に窒素（Ｎ）または塩素（Ｃｌ）をイオン注入し、この
イオン注入されたＡｌ上に、原料ガスとして金属沸化物
（例えばＷＦ６ ／ＳｉＨ４ガス）を用いるＣＶＤ法に
よりＷ膜を成長させた場合のものである。また、チタニ
ウム（Ｔｉ）のＥｎはＡｌのＥｎに近い約１．６である
ことが知られており、成長特性ｂは、Ｔｉ上に、原料ガ
スとして金属沸化物（例えばＷＦ６ ／ＳｉＨ４ ガス
）を用いるＣＶＤ法によりＷ膜を成長させた場合のもの
である。また、成長特性ｂ´は、ＴｉにＢまたはＡｓま
たはＰまたはＨをイオン注入し、このイオン注入された
Ｔｉ上に、原料ガスとして金属沸化物（例えばＷＦ６
／ＳｉＨ４ ガス）を用いるＣＶＤ法によりＷ膜を成長
させた場合のものである。また、成長特性ｂ”は、Ｔｉ
にＮまたはＣｌをイオン注入し、このイオン注入された
Ｔｉ上に、原料ガスとして金属沸化物（例えばＷＦ６
／ＳｉＨ４ ガス）を用いるＣＶＤ法によりＷ膜を成長
させた場合のものである。また、ＳｉＯ２ のＥｎは約
１．８〜１．９であることが知られており、成長特性ｃ
は、ＳｉＯ２ 上に、原料ガスとして金属沸化物（例え
ばＷＦ６／ＳｉＨ４ ガス）を用いるＣＶＤ法によりＷ
膜を成長させた場合のものである。
ａ´と対比するために、別の成長特性ａ”、ｂ、ｂ´、
ｂ”、ｃを示している。ここで、成長特性ａ”は、Ａｌ
に窒素（Ｎ）または塩素（Ｃｌ）をイオン注入し、この
イオン注入されたＡｌ上に、原料ガスとして金属沸化物
（例えばＷＦ６ ／ＳｉＨ４ガス）を用いるＣＶＤ法に
よりＷ膜を成長させた場合のものである。また、チタニ
ウム（Ｔｉ）のＥｎはＡｌのＥｎに近い約１．６である
ことが知られており、成長特性ｂは、Ｔｉ上に、原料ガ
スとして金属沸化物（例えばＷＦ６ ／ＳｉＨ４ ガス
）を用いるＣＶＤ法によりＷ膜を成長させた場合のもの
である。また、成長特性ｂ´は、ＴｉにＢまたはＡｓま
たはＰまたはＨをイオン注入し、このイオン注入された
Ｔｉ上に、原料ガスとして金属沸化物（例えばＷＦ６
／ＳｉＨ４ ガス）を用いるＣＶＤ法によりＷ膜を成長
させた場合のものである。また、成長特性ｂ”は、Ｔｉ
にＮまたはＣｌをイオン注入し、このイオン注入された
Ｔｉ上に、原料ガスとして金属沸化物（例えばＷＦ６
／ＳｉＨ４ ガス）を用いるＣＶＤ法によりＷ膜を成長
させた場合のものである。また、ＳｉＯ２ のＥｎは約
１．８〜１．９であることが知られており、成長特性ｃ
は、ＳｉＯ２ 上に、原料ガスとして金属沸化物（例え
ばＷＦ６／ＳｉＨ４ ガス）を用いるＣＶＤ法によりＷ
膜を成長させた場合のものである。
【００２１】図５乃至図７は、本発明の第２実施例に係
る金属配線の形成工程の一例を示している。この第２実
施例に係る金属配線の形成工程は、前記第１実施例に係
る金属配線の形成工程と比べて、第２の層間絶縁膜１６
に接続孔を開孔する工程の前に、第１の金属配線１５の
表面のＥｎを後で第２の層間絶縁膜１６に開孔される接
続孔１７１、１７２の深さに応じて変えるように不純物
をイオン注入する点およびイオン注入の条件が異なる。
る金属配線の形成工程の一例を示している。この第２実
施例に係る金属配線の形成工程は、前記第１実施例に係
る金属配線の形成工程と比べて、第２の層間絶縁膜１６
に接続孔を開孔する工程の前に、第１の金属配線１５の
表面のＥｎを後で第２の層間絶縁膜１６に開孔される接
続孔１７１、１７２の深さに応じて変えるように不純物
をイオン注入する点およびイオン注入の条件が異なる。
【００２２】即ち、まず、図５に示すように、図１と同
様に、半導体基板１０上にフィールド酸化膜１１および
ゲート絶縁膜（図示せず）を形成した後、ＭＯＳ・ＦＥ
Ｔのゲート配線１３およびドレイン・ソース領域用の不
純物拡散層１２を形成し、さらに、第１の層間絶縁膜１
４を堆積して表面を平坦化し、さらに、この第１の層間
絶縁膜１４の段差を有する部分の上にアルミニウム合金
による第１の金属配線１５を形成し、さらに、第２の層
間絶縁膜１６を堆積して表面を完全に平坦化する。
様に、半導体基板１０上にフィールド酸化膜１１および
ゲート絶縁膜（図示せず）を形成した後、ＭＯＳ・ＦＥ
Ｔのゲート配線１３およびドレイン・ソース領域用の不
純物拡散層１２を形成し、さらに、第１の層間絶縁膜１
４を堆積して表面を平坦化し、さらに、この第１の層間
絶縁膜１４の段差を有する部分の上にアルミニウム合金
による第１の金属配線１５を形成し、さらに、第２の層
間絶縁膜１６を堆積して表面を完全に平坦化する。
【００２３】次に、図６に示すように、前記第１の金属
配線１５の表面のＥｎを後の工程で第２の層間絶縁膜１
６に開孔される接続孔の深さに応じて変えるように不純
物（例えばＢまたはＡｓまたはＰまたはＨ）をイオン注
入する。具体例としては、後の工程で第２の層間絶縁膜
１６に開孔される接続孔１７１、１７２のうちの相対的
に浅い接続孔１７１に対応する部分の第１の金属配線１
５の表層部にイオン注入量のガウス分布における平均飛
程がくるように、イオン注入の加速電圧およびドーズ量
を設定する（例えば加速電圧１００〜３００ｋｅＶ、ド
ーズ量１×１０１６〜１×１０１７ｃｍ−２）。次に、
原料ガスとして金属沸化物（例えばＷＦ６ ／ＳｉＨ４
ガス）を用いるＣＶＤ法により、図７に示すように、
各接続孔底面の第１の金属配線１５の表面から各接続孔
内を埋めるように選択的に高融点金属膜（ここではＷ膜
）１８を成長させる。
配線１５の表面のＥｎを後の工程で第２の層間絶縁膜１
６に開孔される接続孔の深さに応じて変えるように不純
物（例えばＢまたはＡｓまたはＰまたはＨ）をイオン注
入する。具体例としては、後の工程で第２の層間絶縁膜
１６に開孔される接続孔１７１、１７２のうちの相対的
に浅い接続孔１７１に対応する部分の第１の金属配線１
５の表層部にイオン注入量のガウス分布における平均飛
程がくるように、イオン注入の加速電圧およびドーズ量
を設定する（例えば加速電圧１００〜３００ｋｅＶ、ド
ーズ量１×１０１６〜１×１０１７ｃｍ−２）。次に、
原料ガスとして金属沸化物（例えばＷＦ６ ／ＳｉＨ４
ガス）を用いるＣＶＤ法により、図７に示すように、
各接続孔底面の第１の金属配線１５の表面から各接続孔
内を埋めるように選択的に高融点金属膜（ここではＷ膜
）１８を成長させる。
【００２４】次に、基板上全面に第２の金属配線膜とし
て例えばアルミニウム合金膜を１．０μｍスパッタ蒸着
した後にＰＥＰおよびＲＩＥを用いてパターニング加工
して第２の金属配線１９を形成することにより、接続孔
内のＷ膜１８にコンタクトし、このＷ膜１８を通して第
１の金属配線１５に接続される第２の金属配線１９が得
られる。
て例えばアルミニウム合金膜を１．０μｍスパッタ蒸着
した後にＰＥＰおよびＲＩＥを用いてパターニング加工
して第２の金属配線１９を形成することにより、接続孔
内のＷ膜１８にコンタクトし、このＷ膜１８を通して第
１の金属配線１５に接続される第２の金属配線１９が得
られる。
【００２５】上記第２実施例に係る金属配線の形成工程
においても、前記第１実施例に係る金属配線の形成工程
とほぼ同様の効果が得られると共に、第１実施例により
形成される金属配線とほぼ同様の構造の金属配線が得ら
れる。このようにして形成された金属配線の特徴は、深
さの異なる２個の接続孔の底面の第１の金属配線の表層
部のうち、相対的に浅い接続孔に対応する部分が深い接
続孔に対応する部分よりも不純物濃度が大きいことであ
る。
においても、前記第１実施例に係る金属配線の形成工程
とほぼ同様の効果が得られると共に、第１実施例により
形成される金属配線とほぼ同様の構造の金属配線が得ら
れる。このようにして形成された金属配線の特徴は、深
さの異なる２個の接続孔の底面の第１の金属配線の表層
部のうち、相対的に浅い接続孔に対応する部分が深い接
続孔に対応する部分よりも不純物濃度が大きいことであ
る。
【００２６】
【発明の効果】上述したように本発明によれば、第１の
金属配線上の層間絶縁膜の深さの異なる複数の接続孔内
に高融点金属膜を選択的に成長させる場合に、各接続孔
内を完全に埋めるように成長させることが可能になり、
第１の金属配線と第２の金属配線との接続の信頼性を向
上させ得る半導体集積回路の製造方法を実現することが
できる。
金属配線上の層間絶縁膜の深さの異なる複数の接続孔内
に高融点金属膜を選択的に成長させる場合に、各接続孔
内を完全に埋めるように成長させることが可能になり、
第１の金属配線と第２の金属配線との接続の信頼性を向
上させ得る半導体集積回路の製造方法を実現することが
できる。
【００２７】また、本発明によれば、第１の金属配線上
の層間絶縁膜に深さの異なる複数の接続孔が存在する場
合でも、各接続孔内を完全に埋めるように選択的に成長
した高融点金属膜により第１の金属配線と第２の金属配
線とを確実に接続することが可能になる半導体集積回路
を実現することができる。
の層間絶縁膜に深さの異なる複数の接続孔が存在する場
合でも、各接続孔内を完全に埋めるように選択的に成長
した高融点金属膜により第１の金属配線と第２の金属配
線とを確実に接続することが可能になる半導体集積回路
を実現することができる。
【図１】本発明の第１実施例における金属配線の形成工
程の一例を示す断面図。
程の一例を示す断面図。
【図２】本発明の第１実施例における金属配線の形成工
程の一例を示す断面図。
程の一例を示す断面図。
【図３】本発明の第１実施例における金属配線の形成工
程の一例を示す断面図。
程の一例を示す断面図。
【図４】本願発明者により発見されたＷ膜のＡｌ、Ｔｉ
、ＳｉＯ２ 上の成長特性を示す図。
、ＳｉＯ２ 上の成長特性を示す図。
【図５】本発明の第２実施例における金属配線の形成工
程の一例を示す断面図。
程の一例を示す断面図。
【図６】本発明の第２実施例における金属配線の形成工
程の一例を示す断面図。
程の一例を示す断面図。
【図７】本発明の第２実施例における金属配線の形成工
程の一例を示す断面図。
程の一例を示す断面図。
【図８】従来の金属配線の形成工程の一例を示す断面図
。
。
【図９】従来の金属配線の形成工程の一例を示す断面図
。
。
【図１０】従来の金属配線の形成工程の一例を示す断面
図。
図。
１０…半導体基板、１１…フィールド酸化膜、１２…不
純物拡散層、１３…ゲート配線（ゲート電極）、１４…
第１の層間絶縁膜、１５…第１の金属配線、１６…第２
の層間絶縁膜、１７１…浅い接続孔、１７２…深い接続
孔、１８…高融点金属膜（Ｗ膜）、１９…第２の金属配
線。
純物拡散層、１３…ゲート配線（ゲート電極）、１４…
第１の層間絶縁膜、１５…第１の金属配線、１６…第２
の層間絶縁膜、１７１…浅い接続孔、１７２…深い接続
孔、１８…高融点金属膜（Ｗ膜）、１９…第２の金属配
線。
Claims (9)
- 【請求項１】 半導体基板上に形成された段差を有す
る第１の絶縁膜上に第１の金属配線を形成する工程と、
上記第１の金属配線上に第２の絶縁膜を形成してその表
面を平坦化する工程と、 上記第２の絶縁膜における
前記第１の金属配線の上層の金属配線との接続予定部上
に対応する部分に深さの異なる複数の接続孔を開孔する
工程と、上記接続孔を開孔する工程の後に前記第１の金
属配線の表面の電気陰性度を接続孔の深さに応じて変え
るように不純物をイオン注入する工程と、前記各接続孔
底面の第１の金属配線の表面から各接続孔内を埋めるよ
うに選択的に高融点金属膜を成長させる工程と、上記高
融点金属膜にコンタクトする第２の金属配線を形成する
工程とを具備することを特徴とする半導体集積回路の製
造方法。 - 【請求項２】 請求項１記載の半導体集積回路の製造
方法において、前記イオン注入する工程は、第１の金属
配線の表面の相対的に浅い接続孔に対応する部分にボロ
ンまたはヒ素またはリンまたは水素をイオン注入するこ
とにより、上記部分の電気陰性度を第１の金属配線の表
面の深い接続孔に対応する部分の電気陰性度よりも大き
くすることを特徴とする半導体集積回路の製造方法。 - 【請求項３】 請求項１または２記載の半導体集積回
路の製造方法において、前記高融点金属膜を成長させる
工程は、原料ガスとして金属沸化物を用いる気相成長法
により行うことを特徴とする半導体集積回路の製造方法
。 - 【請求項４】 半導体基板上に形成された段差を有す
る第１の絶縁膜上に第１の金属配線を形成する工程と、
上記第１の金属配線上に第２の絶縁膜を形成してその表
面を平坦化する工程と、 上記第２の絶縁膜に後の工
程で開孔される接続孔の深さに応じて前記第１の金属配
線の表面の電気陰性度を変えるように不純物をイオン注
入する工程と、前記第２の絶縁膜における前記第１の金
属配線の上層の金属配線との接続予定部上に対応する部
分に深さの異なる複数の接続孔を開孔する工程と、前記
各接続孔底面の第１の金属配線の表面から各接続孔内を
埋めるように選択的に高融点金属膜を成長させる工程と
、上記高融点金属膜にコンタクトする第２の金属配線を
形成する工程とを具備することを特徴とする半導体集積
回路の製造方法。 - 【請求項５】 請求項４記載の半導体集積回路の製造
方法において、前記イオン注入する工程は、後の工程で
第２の絶縁膜に開孔される接続孔のうちの相対的に浅い
接続孔に対応する部分の第１の金属配線にイオン注入量
のガウス分布の平均飛程がくるように、イオン注入の加
速電圧およびドーズ量を設定することを特徴とする半導
体集積回路の製造方法。 - 【請求項６】 半導体基板上に形成された段差を有す
る第１の絶縁膜上に形成され、下地の段差に応じて不純
物濃度が異なる第１の金属配線と、この第１の金属配線
上に形成されてその表面が平坦化された第２の絶縁膜と
、この第２の絶縁膜に開孔された深さの異なる複数の接
続孔の底面の第１の金属配線の表面から各接続孔内を埋
めるように選択的に成長した高融点金属膜と、この高融
点金属膜にコンタクトするように形成された第２の金属
配線とを具備することを特徴とする半導体集積回路。 - 【請求項７】 請求項６記載の半導体集積回路におい
て、前記高融点金属膜はＷ膜であることを特徴とする半
導体集積回路。 - 【請求項８】 請求項６または７記載の半導体集積回
路において、前記第２の絶縁膜に開孔された深さの異な
る複数の接続孔の底面の第１の金属配線の表層部のうち
、相対的に浅い接続孔に対応する部分にはイオン注入層
が存在し、相対的に深い接続孔に対応する部分にはイオ
ン注入層が存在しないことを特徴とする半導体集積回路
。 - 【請求項９】 請求項６または７記載の半導体集積回
路において、前記第２の絶縁膜に開孔された深さの異な
る複数の接続孔の底面の第１の金属配線の表層部のうち
、相対的に浅い接続孔に対応する部分の不純物濃度が深
い接続孔に対応する部分の不純物濃度よりも大きいこと
を特徴とする半導体集積回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016585A JP2519837B2 (ja) | 1991-02-07 | 1991-02-07 | 半導体集積回路およびその製造方法 |
| KR1019920001714A KR960005046B1 (ko) | 1991-02-07 | 1992-02-06 | 반도체 집적회로 및 그 제조 방법 |
| US07/831,915 US5258329A (en) | 1991-02-07 | 1992-02-06 | Method for manufacturing a multi-layered interconnection structure for a semiconductor IC structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3016585A JP2519837B2 (ja) | 1991-02-07 | 1991-02-07 | 半導体集積回路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255251A true JPH04255251A (ja) | 1992-09-10 |
| JP2519837B2 JP2519837B2 (ja) | 1996-07-31 |
Family
ID=11920356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3016585A Expired - Fee Related JP2519837B2 (ja) | 1991-02-07 | 1991-02-07 | 半導体集積回路およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5258329A (ja) |
| JP (1) | JP2519837B2 (ja) |
| KR (1) | KR960005046B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2802455B2 (ja) * | 1991-05-10 | 1998-09-24 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR960008550B1 (en) * | 1992-12-31 | 1996-06-28 | Hyundai Electronics Ind | Contact plug manufacturing method using tungsten |
| KR960006068A (ko) * | 1994-07-29 | 1996-02-23 | 가네꼬 히사시 | 반도체 장치 및 이의 제조 방법 |
| KR0147870B1 (ko) * | 1994-10-24 | 1998-11-02 | 문정환 | 반도체 소자의 콘택 전도층 형성방법 |
| US5629240A (en) * | 1994-12-09 | 1997-05-13 | Sun Microsystems, Inc. | Method for direct attachment of an on-chip bypass capacitor in an integrated circuit |
| JP3701405B2 (ja) * | 1996-08-27 | 2005-09-28 | 株式会社ルネサステクノロジ | スタティック型半導体記憶装置 |
| US6174803B1 (en) | 1998-09-16 | 2001-01-16 | Vsli Technology | Integrated circuit device interconnection techniques |
| US6613671B1 (en) * | 2000-03-03 | 2003-09-02 | Micron Technology, Inc. | Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby |
| JP3547364B2 (ja) * | 2000-04-21 | 2004-07-28 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4390367B2 (ja) * | 2000-06-07 | 2009-12-24 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008103610A (ja) * | 2006-10-20 | 2008-05-01 | Matsushita Electric Ind Co Ltd | 半導体集積回路の配線構造およびその設計方法と設計装置 |
| US9761461B2 (en) | 2014-04-16 | 2017-09-12 | Cirrus Logic, Inc. | Systems and methods for fabricating a polycrystaline semiconductor resistor on a semiconductor substrate |
| US12368095B2 (en) * | 2021-09-24 | 2025-07-22 | Intel Corporation | Simultaneous filling of variable aspect ratio single damascene contact to gate and trench vias with low resistance barrierless selective metallization |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4265935A (en) * | 1977-04-28 | 1981-05-05 | Micro Power Systems Inc. | High temperature refractory metal contact assembly and multiple layer interconnect structure |
| US5063175A (en) * | 1986-09-30 | 1991-11-05 | North American Philips Corp., Signetics Division | Method for manufacturing a planar electrical interconnection utilizing isotropic deposition of conductive material |
-
1991
- 1991-02-07 JP JP3016585A patent/JP2519837B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-06 US US07/831,915 patent/US5258329A/en not_active Expired - Lifetime
- 1992-02-06 KR KR1019920001714A patent/KR960005046B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960005046B1 (ko) | 1996-04-18 |
| KR920017222A (ko) | 1992-09-26 |
| JP2519837B2 (ja) | 1996-07-31 |
| US5258329A (en) | 1993-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4558507A (en) | Method of manufacturing semiconductor device | |
| US5644166A (en) | Sacrificial CVD germanium layer for formation of high aspect ratio submicron VLSI contacts | |
| US6284651B1 (en) | Method for forming a contact having a diffusion barrier | |
| JP2578193B2 (ja) | 半導体素子の製造方法 | |
| JP2522879B2 (ja) | 半導体デバイスの製造方法 | |
| JPH04255251A (ja) | 半導体集積回路およびその製造方法 | |
| JPS60149150A (ja) | 集積回路及びその製造方法 | |
| US5459100A (en) | Method for forming metal wiring of semiconductor device | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| JP2000223571A (ja) | 半導体素子のコンタクト形成方法 | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JP3125429B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06140358A (ja) | 半導体装置の製造方法 | |
| JPH05175206A (ja) | 半導体装置とその製造方法 | |
| JPH0773127B2 (ja) | 半導体装置の製造方法 | |
| JPH05152449A (ja) | 半導体装置の製造方法 | |
| JPH02241032A (ja) | 配線形成方法 | |
| JPH02106971A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0586653B2 (ja) | ||
| JPH05166754A (ja) | 半導体装置の製造方法 | |
| JP2894345B2 (ja) | 半導体装置の製造方法 | |
| JP2633573B2 (ja) | 半導体装置の製造方法 | |
| EP0838851A2 (en) | Dielectric for interconnect structure | |
| JPH05217940A (ja) | 半導体装置の製造方法 | |
| JP3975324B2 (ja) | 半導体素子のコンタクト電極の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 13 |
|
| LAPS | Cancellation because of no payment of annual fees |