JPH0425551B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はパターン記憶方式に関する。

現在、情報処理装置等では漢字等の文字パター
ンや種々の記号パターンを処理することが要求さ
れている。従来、斯る文字パターン等はｎ×ｍ
（ｎ，ｍ：正整数）行列からなるドツトパターン
として表わされそのままの形で記憶領域に格納さ
れている。例えば一つのパターンを24×24行列か
らなるドツトパターンで表示すると、4000パター
ンの処理には 24×24×4000＝2304000ビツト＝288kバイトも
の記憶領域が必要となる。

現在、半導体技術の進歩によりROM等の記憶
装置の価格が低下したとはいえ、大記憶容量が必
要な装置では装置全体の価格における記憶装置の
比重が大きくなり、あまり好ましいものではな
い。

本発明は上述の問題点に鑑みてなされたもの
で、従来の方式に比べて記憶容量が少なくてすむ
パターン記憶方式を提供せんとするもので、その
特徴は、文字記号等のドツトパターンを行もしく
は列単位毎に分割し斯る単位毎に記憶領域に格納
することである。

第１図は、漢字「目」を24×24行列からなるド
ツトパターンで表わしたものである。第１図から
明らかなように斯るドツトパターンは第２図Ａ１
〜Ａ５に示した５種類の行パターンの集まりから
構成される。

次に漢字「自」のドツトパターンを第３図に示
す。第３図から明らかなように斯るドツトパター
ンは第４図Ｂ１〜Ｂ８に示した８種類の行パター
ンの集まりから構成される。ここに上記Ｂ５〜Ｂ
８の行パターンは第２図のＡ２〜Ａ５の行パター
ンと同一である。

このように各ドツトパターンを行単位に分割す
ると一つのドツトパターンは数種類の行パターン
の組合せから構成され、また、ある行パターンは
複数のドツトパターンに共通している。尚、斯る
ドツトパターンを列単位に分割した場合にも同様
の結果が得られる。

従つて、複数、例えばＭ個のｎ×ｍドツトパタ
ーンを表現するために必要な行パターン数はＭ×
ｎ個以下で良い。

本発明は斯る知見に基づいてなされたもので、
以下本発明を情報処理装置に適用した一実施例に
つき説明する。

第５図は文字、記号等を扱う情報処理装置の原
理的なブロツク図を示す。１はキーボード等から
なる入力手段、２は該入力手段から入力された入
力コードをパターンコードに変換するコード変換
手段、３は該コード変換手段から入力されたパタ
ーンコードに基づいてパターン合成ROM４より
データを読出し、出力パターンRAM５に所定の
ドツトパターンを出力するパターン合成制御回
路、６は上記出力パターンRAM５に格納された
ドツトパターンをCRT、プリンタ等の出力手段
７に出力するための出力インターフエースであ
る。

次に上記パターン合成ROM４を第６図に基づ
いてより具体的に説明する。

パターン合成ROM４はアドレス指定テーブル
８と、行パターン格納テーブル９とからなり、該
行パターン格納テーブル９は夫々異なつた行パタ
ーンが格納された、複数のパターン領域１０から
構成され、またアドレス指定テーブル８は複数の
アドレスブロツク１１からなる。斯るアドレスブ
ロツク１１の先頭番地は、上記パターンコードに
夫々対応し、かつアドレスブロツク１１内には上
記パターンコードに対応したドツトパターンを構
成する行パターンが格納された行パターン格納テ
ーブル９のパターン領域１０の番地が複数個格納
されている。尚、上記アドレスブロツク１１内で
の番地の格納はドツトパターンで示される行順に
従つて順次格納されることが好ましい。

次に上記装置の動作について説明する。

まず入力手段１より各ドツトパターンに対応し
た入力コードが入力されるとコード変換手段２で
斯る入力コードは対応するパターンコードに変換
され、パターン合成制御回路３に送られる。

斯るパターン合成制御回路３では上記パターン
コードに対応したアドレス指定テーブル８のアド
レスブロツク１１内に格納された内容（パターン
領域１０の番地）を順次に読み出すと共に斯る番
地に基づいて行パターン格納テーブル９よりパタ
ーン領域１０の内容を読出し、これら読出した行
パターンを出力パターンRAM５に出力する。そ
の後、斯る行パターンは出力パターンRAM５に
おいて所定のドツトパターンに組立てられる。

例えば、24×24のドツトパターンで表現される
漢字「目」（第１図を入力手段１より入力すると、
斯る入力コードはコード変換手段２によりパター
ンコードに変換される。このときパターン格納テ
ーブル９のAdr1〜Adr5番地の各領域には上記第
２図Ａ１〜Ａ５に示した行パターンが格納され、
更に漢字「目」を表わすパターンコードと対応す
るアドレスブロツクＡの領域PTRA１〜PTRA
２４には上記ドツトパターン「目」の第１行〜第
24行に相当する行パターンが格納された各パター
ン領域１０の番地が第７図に示すように順次格納
されているとする。

次いで、パターンコードがパターン合成制御回
路３に入力されると、斯る制御回路３において上
記パターンコードに対応したパターンブロツク、
この場合パターンブロツクＡの各領域の内容を順
次読出し、斯る内容つまり行パターン格納テーブ
ル９の番地に従つて行パターンを順次出力パター
ンRAM５に読出して第１図に示すようなドツト
パターン「目」を組立てる。

その後、出力パターンRAM５で組立てられた
ドツトパターンは出力インターフエイス６を介し
て出力手段７に出力される。

次に上記装置において必要な記憶装置の容量、
つまりパターン合成ROM４の容量について検討
する。

ｎ×ｍのドツトパターンにおける行パターンは
単純には、2^m個となるが、実際にはこれ以下でよ
い。例えば24×24行列からなるドツトパターンで
4000個の文字、記号を表わす場合、行パターンと
しては１〜２万個あれば充分である。

従つて上記パターン格納テーブル９の容量は 20000×24＝480000ビツト＝60Kバイトもあれ
ば充分である。

またこのとき、上記格納テーブル９は約20000
個の番地を持つことになるので、上記アドレスブ
ロツク１１の一つの領域は15ビツトで構成でき
る。

従つてアドレス指定テーブル８に必要な記憶容
量は 4000×24×15＝1440000ビツト＝180Kバイトと
なり、全体では、240Kバイトで良くなる。

斯る数値は、従来方式に必要であつた記憶容量
の約83％となつている。

次に、他の実施例について説明する。

本実施例は上記第１の実施例の改良に関するも
ので、つまり、上記第１の実施例を見るとアドレ
ス指定テーブル８の記憶容量が非常に大きなもの
となつており、これを減少させようとするもので
ある。以下図に基づいて説明する。

第８図は他の実施例におけるパターン合成
ROM４を具体的に示すものである。２１は基本
行パターンテーブルであり、該テーブルには本装
置つまりパターン合成ROM４内に格納されたド
ツトパターンを構成する行パターンのうち最も汎
用的、例えば10個以上のドツトパターンに共通す
る行パターンのいくつかが格納されている。２２
はアドレスブロツク２３と特殊パターン領域２４
とが交互に配されたデータ検索テーブルであり、
上記アドレスブロツク２３は、第６図に示したア
ドレスブロツク１１と同様に斯る先頭番地は夫々
パターンレコードに対応し、かつ複数（ドツトパ
ターンの行数分だけ）のアドレス領域２５からな
る。斯るアドレス領域２５には所望のドツトパタ
ーンの行順に従つて斯るドツトパターンを構成す
る行パターンの格納位置情報が順次格納され、か
つ斯るアドレス領域２５は第９図に示す如く相対
位置情報領域２６ａと絶対位置情報領域２６ｂと
からなる。斯る相対位置情報領域２６ａには所望
行パターンの大まかな格納領域つまり、基本行パ
ターンテーブル２１内、又は斯るアドレス領域２
５が含まれるアドレスブロツク２３より前に位置
する特殊行パターン領域２４内、もしくは斯るア
ドレスブロツク２３より後に位置する特殊行パタ
ーン領域２４内のいずれに存在するかを示す情報
が格納されている。また、絶対位置情報領域２６
ｂには斯る領域における具体的な格納位置を示す
情報が収納されている。つまり所望行パターンが
基本行パターンテーブル２１に格納されていると
き絶対位置情報領域２６ｂの内容は斯る行パター
ンの基本行パターンテーブル２１内における番地
（PA1，PA2…）を示し、また、所望行パターン
が斯るアドレスブロツク２３の前に位置する特殊
行パターン領域２４に格納されているとき、絶対
位置情報領域２６ｂの内容は所望行パターンがア
ドレスブロツク２４の先頭領域から何番目に位置
する行パターンであるかを示し、更に所望行パタ
ーンが斯るアドレスブロツク２３の後に位置する
特殊行パターン領域２４に格納されているとき、
絶対位置情報領域２６ｂの内容は所望行パターン
がアドレスブロツク２４の最後尾領域から何番目
に位置する行パターンであるかを示す。

このとき上記相対領域は既述したように基本行
パターンテーブル２１か所望アドレスブロツクの
前か後かの３領域であるので相対位置情報領域２
６ａは２ビツトで構成できる。また絶対位置情報
領域２６ｂを構成するビツト数は基本行パターン
テーブル２１内に格納された行パターン数により
決定され、更に斯るビツト数により特殊行パター
ン領域２４内に格納された行パターンのうちある
アドレスブロツク２３を中心にしてサーチできる
行パターン個数の限界も決定される。

例えば基本行パターンテーブル２１に16個の行
パターンが格納されていると、絶対位置情報領域
２６ｂは４ビツトで構成され、また斯る場合アド
レスブロツク２３から前後に夫々16番目までに位
置する行パターンをサーチすることが可能とな
る。

次に上記データ検索テーブル２２へのデータ格
納について説明する。まず最初にアドレスブロツ
ク２３に対してどのドツトパターンが対応するか
を決める。次いで最初のアドレスブロツクＡに対
応するドツトパターンを構成する行パターンにの
うち基本行パターンテーブル２１にないものを、
斯るブロツクＡに続く特殊行パターン領域Ｉに格
納する。その後アドレスブロツクＢのドツトパタ
ーンを構成する行パターンのうち基本行パターン
テーブル２１内になく、かつ斯るブロツクＢの先
頭領域から前方（特殊行パターン領域Ｉの方向）
に数えて上記サーチ限界にもない行パターンを格
納する。以下同様に各特殊行パターン領域２４内
に行パターンを格納する。

尚、このとき最初のアドレスブロツクＡに対応
するドツトパターンを構成する行パターンのうち
基本行パターンテーブル２１に存在しないものが
上記サーチ限界以上あることは好ましくない。ま
た例えば「日」、「目」、「白」、「自」といつたよう
に多くの行パターンを共通して有するドツトパタ
ーンを近接配置することにより同一行パターンが
データ検索テーブル２２内に頻繁にあらわれるこ
とを防ぐようにすることが好ましい。

次に、本実施例装置の動作を一例に挙げて説明
する。

今、第８図のアドレスブロツクＡ〜Ｃは夫々24
×24のドツトパターン「目」、「日」、「自」のコー
ドパターンに対応し、か基本行パターンテーブル
２１のPA1及びPA2領域には夫々Ａ１，Ａ３パタ
ーンが格納されているとする。このときアドレス
ブロツクＡに対応した漢字パターン「目」を構成
する行パターンのうち基本行パターンテーブル２
１に格納されていない第２図のＡ２，Ａ４，Ａ５
パターンが特殊行パターン領域ＩのPB１〜PB３
領域に夫々格納される。またアドレスブロツクＢ
に対応する漢字パターン「目」は基本行パターン
テーブル２１及び特殊行パターン領域Ｉに格納さ
れた行パターンＡ１〜Ａ４で構成可能であるの
で、特殊行パターン領域に格納される行パター
ンは存在せず、従つて実質的に斯る領域は存在
しない。更にアドレスブロツクＣに対応する漢字
パターン「自」は基本行パターンテーブル２１及
び特殊行パターン領域Ｉに格納された行パターン
Ａ２〜Ａ５と第４図に示したＢ１〜Ｂ４行パター
ンとから構成されるので、特殊行パターン領域
のPB４〜PB７領域には上記行パターンＢ１〜Ｂ
４が夫々格納される。

第１０図は斯る場合のアドレスブロツクＣの
AC１〜AC２４領域の各々の内容を示すものであ
る。相対位置情報領域２６ａに格納された“０”，
“１”，“２”の値はそのアドレス領域に対応した
行パターンが既述した３領域のうちどの領域に格
納されているかを示すもので、つまり“０”は基
本行パターンテーブル２１に、“１”は斯るアド
レスブロツクＣより前に位置する特殊行パターン
領域（Ｉもしくは）に、“２”は斯るアドレス
ブロツクＣの後に位置する特殊行パターン領域に
上記行パターンが格納されていることを示す。ま
た絶対位置情報領域２６ｂの内容は、上記相対位
置情報領域２６ａに示された領域における具体的
な行パターンの格納位置を示すもので、つまり相
対位置情報領域２６ａの内容が“０”の場合、そ
の内容は基本行パターンテーブル２１の番地
（PA１，PA２等）が格納されており、また相対
位置情報領域２６ａの内容が“１”の場合、その
内容はアドレスブロツクＣの先頭領域AC１から
第８図中矢印Ａ方向に数えて何番目に位置する特
殊行パターン領域の格納位置であるかを示す。例
えばAC５領域の絶対位置情報領域の内容は“３”
であるのでPB１領域を示すことになる。更に相
対位置情報領域２６ａの内容が“２”の場合、そ
の内容はアドレスブロツクＣの最後尾領域AC２
４から第８図中矢印Ｂ方向に数えて何番目に位置
する特殊行パターン領域の格納位置であるかを示
す。例えばAC１領域の絶対位置情報領域の内容
は“１”であるのでPB４領域を示すこととなる。

斯る状態で入力手段１より漢字「自」が入力さ
れるとコード変換手段２よりパターン制御回路３
に斯る「自」に対応したパターンコードが送出さ
れる。パターン制御回路３では斯るパターンコー
ドに対応したアドレスブロツク２３、つまりアド
レスブロツクＣの領域AC１〜AC２４まで順に相
対及び絶対位置情報領域の内容を読出し、斯る内
容に基づいて所望の行パターンを読出し出力パタ
ーンRAM５に出力する。その後斯る行パターン
は出力パターン５で所望のドツトパターンに組立
てられ、出力インターフエイス６を介して出力手
段７に出力される。

次に上記パターン合成ROM４に必要な記憶容
量を24×24のドツトパターンを4000格納する場合
について計算する。

このとき基本行パターンテーブル２１に最も汎
用的に使われる行パターン20個が格納されている
とすると、斯る基本行パターンテーブル２１の記
憶容量は、 20×24＝480ビツト 必要になる。

次いでアドレスブロツク２３に必要な記憶容量
を考える。この場合行ポインタの相対的格納領域
は既述したとおり３領域であるので、相対位置情
報領域２６ａは２ビツトで構成できる。また絶対
位置情報領域２６ｂを構成するのに必要なビツト
数は基本的には既述した如く基本行パターンテー
ブル２１に格納された行パターン数に決まり、そ
の数は20であるので５ビツトで構成できる。この
とき、サーチ限界は絶対位置情報領域２６ｂが５
ビツトで構成されるので32となり、従つて所望ド
ツトパターンに対応したアドレスブロツクより第
８図矢印Ａ方向のサーチ限界内及び基本行パター
ンテーブル内に斯るドツトパターンを構成する行
パターンが全く存在しない場合でも、上記アドレ
スブロツクに続く特殊行パターン領域内に新規な
24個の行パターンを格納し、サーチすることが可
能となる。

ゆえに各アドレス領域は７ビツトで構成でき、
従つて全アドレスブロツクに必要な記憶容量は ７×24×4000＝672000ビツト となる。

また上述したように基本行パターンテーブルに
20個の汎用的な基本行パターンが格納され、かつ
上記実施例の如くてきるだけ多くの共通行パター
ンを含むものを近接するアドレスブロツクに配置
させることにより上記各特殊行パターン領域には
平均８個の行パターンを格納すればよいことがわ
かつている。従つて全特殊行パターン領域に必要
な記憶容量は 4000×８×24＝768000ビツト となる。

ここに行パターンを格納するための記憶容量、
つまり基本行パターンテーブル２１及び特殊行パ
ターン領域を構成する全記憶容量は 480＋768000＝768480ビツト≒96Kバイト となる。これは前述の実施例におけるパターン格
納テーブル９（第６図）の容量の約1.5倍となる。
しかし乍ら、全アドレスブロツクの記憶容量は前
述第６図のアドレス指定テーブル８に必要な記憶
容量の約47％ですむ。

またパターン合成ROM４全体を構成するのに
必要な記憶容量は 480＋672000＋768000＝1440480ビツト≒180K
バイト となり、従来例の62.5％の記憶容量で構成でき
る。

尚、上記両実施例では各ドツトパターンを行単
位に分割して説明したがこれを列単位に分割した
場合でも同様の結果が得られる。

以上の説明から明らかな如く、本発明の記憶方
式によれば記憶領域を大幅に削減でき、情報処理
装置全体として見た時従来方式に比べて記憶装置
の占める価格の比重を小さくすることが可能とな
る。

【図面の簡単な説明】

第１図は漢字「目」を24×24行列のドツトパタ
ーンで示す図、第２図Ａ１〜Ａ５は第１図のドツ
トパターンを構成する行パターンを示す図、第３
図は漢字「自」を24×24行列のドツトパターンで
示す図、第４図Ｂ１〜Ｂ８は第３図のドツトパタ
ーンを構成する行パターンを示す図、第５図は情
報処理装置を原理的に示すブロツク図、第６図及
び第７図は本発明を用いた一実施例装置のパター
ン合成ROM内を具体的に示す図、第８〜第１０
図は他の実施例装置のパターン合成ROM内を具
体的に示す図である。 ４……パターン合成ROM（記憶領域）。

Claims (1)

1. 【特許請求の範囲】 １ ｎ×ｍ（ｎ，ｍ：正整数）行列からなるドツ
   トパターンで表示される文字、記号等を記憶領域
   に格納する方式において、上記記憶領域は第１記
   憶領域と第２記憶領域を有し、上記ドツトパター
   ンは行もしくは列毎の単位パターンに分割され、
   上記第１記憶領域には、上記単位パターンを格納
   すると共に、上記第２記憶領域には、上記文字、
   記号等のドツトパターンを構成する上記各単位パ
   ターンの格納アドレスを、上記文字、記号毎のア
   ドレスブロツクとして格納することを特徴とする
   パターン記憶方式。 ２ 上記第１記憶領域には、上記単位パターンに
   おいて使用頻度の高い単位パターンを格納し、上
   記第２記憶領域には、上記各アドレスブロツクの
   近傍に、当該アドレスブロツクに対応する文字、
   記号等の単位パターンのなかで使用頻度の低い単
   位パターンを格納することを特徴とする特許請求
   の範囲第１項記載のパターン記憶方式。