JPH04255997A - フラッシュ型ｅｅｐｒｏｍ - Google Patents
フラッシュ型ｅｅｐｒｏｍInfo
- Publication number
- JPH04255997A JPH04255997A JP3017933A JP1793391A JPH04255997A JP H04255997 A JPH04255997 A JP H04255997A JP 3017933 A JP3017933 A JP 3017933A JP 1793391 A JP1793391 A JP 1793391A JP H04255997 A JPH04255997 A JP H04255997A
- Authority
- JP
- Japan
- Prior art keywords
- erase
- write
- data
- signal
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 210000004027 cell Anatomy 0.000 abstract description 11
- 230000007257 malfunction Effects 0.000 abstract description 4
- 210000000352 storage cell Anatomy 0.000 abstract description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はメモリ素子に関し、特に
電気的にデータの書き込み、消去ができるＥＥＰＲＯＭ
のうち、データの消去をチップ又はブロックで行うフラ
ッシュ型ＥＥＰＲＯＭに関するものである。
電気的にデータの書き込み、消去ができるＥＥＰＲＯＭ
のうち、データの消去をチップ又はブロックで行うフラ
ッシュ型ＥＥＰＲＯＭに関するものである。
【０００２】
【従来の技術】従来、フラッシュ型ＥＥＰＲＯＭは消去
−書込み回数が多くなると特性が劣化することが知られ
ているが、この種のフラッシュ型ＥＥＰＲＯＭには、消
去−書込みを計数する手段や、消去−書込み回数を記憶
する手段を特別に用意していなかった。このため消去−
書込み回数については従来のフラッシュ型ＥＥＰＲＯＭ
の特定番地に記憶させ、消去−書込み回数と計数は主制
御部にて行っていた。
−書込み回数が多くなると特性が劣化することが知られ
ているが、この種のフラッシュ型ＥＥＰＲＯＭには、消
去−書込みを計数する手段や、消去−書込み回数を記憶
する手段を特別に用意していなかった。このため消去−
書込み回数については従来のフラッシュ型ＥＥＰＲＯＭ
の特定番地に記憶させ、消去−書込み回数と計数は主制
御部にて行っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のフラッ
シュ型ＥＥＰＲＯＭでは、特定の番地に消去−書込み回
数を記憶させ、消去−書込み回数は主制御部にて実施す
るため、 （１）主制御部の誤動作などで実際のデータの消去−書
込み回数が特定番地に記憶した消去−書込み回数と異な
る。
シュ型ＥＥＰＲＯＭでは、特定の番地に消去−書込み回
数を記憶させ、消去−書込み回数は主制御部にて実施す
るため、 （１）主制御部の誤動作などで実際のデータの消去−書
込み回数が特定番地に記憶した消去−書込み回数と異な
る。
【０００４】（２）主制御にて消去−書込み回数を計数
するための負荷が増す。
するための負荷が増す。
【０００５】（３）主制御接続以前の消去−書込み回数
の管理が大変である。
の管理が大変である。
【０００６】等の欠点があった。
【０００７】
【課題を解決するための手段】本発明のフラッシュ型Ｅ
ＥＰＲＯＭはチップ上にメモリセルとは独立に消去−書
込み回数を記憶する手段と、消去−書込み回数を計数す
る手段を有しており、主制御部に接続することなく、消
去−書込み回数を計数し、計数結果を消去−書込み回数
を記憶する手段に記憶することが可能となり、主制御部
の誤動作により消去−書込み回数が実際の消去−書込み
回数と異なるという不具合をなくし、や主制御の負荷の
軽減、主制御部接続以前の消去−書込み回数計数の管理
を容易にすることができる。
ＥＰＲＯＭはチップ上にメモリセルとは独立に消去−書
込み回数を記憶する手段と、消去−書込み回数を計数す
る手段を有しており、主制御部に接続することなく、消
去−書込み回数を計数し、計数結果を消去−書込み回数
を記憶する手段に記憶することが可能となり、主制御部
の誤動作により消去−書込み回数が実際の消去−書込み
回数と異なるという不具合をなくし、や主制御の負荷の
軽減、主制御部接続以前の消去−書込み回数計数の管理
を容易にすることができる。
【０００８】
【実施例】次に本発明について図面を用いて説明する。
【０００９】図１は本発明の一実施例であるフラッシュ
型ＥＥＰＲＯＭのブロック図である。
型ＥＥＰＲＯＭのブロック図である。
【００１０】１はフラッシュ型ＥＥＰＲＯＭセル、２は
書込み消去信号生成回路、３は消去−書込み回数計数カ
ウンタ、４は消去−書込み回数記憶セル、１１はアドレ
ス信号、１２はメモリ読み出し信号、１３は消去指示信
号、１４は書込み指示信号、１５は消去−書込み回数読
み出し信号、１６はデータバス、２１は消去信号、２２
は書込み信号、２３は消去−書込み計数信号である。
書込み消去信号生成回路、３は消去−書込み回数計数カ
ウンタ、４は消去−書込み回数記憶セル、１１はアドレ
ス信号、１２はメモリ読み出し信号、１３は消去指示信
号、１４は書込み指示信号、１５は消去−書込み回数読
み出し信号、１６はデータバス、２１は消去信号、２２
は書込み信号、２３は消去−書込み計数信号である。
【００１１】まず、通常のフラッシュ型ＥＥＰＲＯＭセ
ル１内の記憶データ読み出しは、アドレス信号１１とメ
モリ読み出し信号１２によって指定され、読み出された
データは、データバス１６に出力される。
ル１内の記憶データ読み出しは、アドレス信号１１とメ
モリ読み出し信号１２によって指定され、読み出された
データは、データバス１６に出力される。
【００１２】フラッシュ型ＥＥＰＲＯＭセル１内のデー
タを書き替える場合には、消去指示信号１３により、消
去信号２１を有効としてフラッシュ型ＥＥＰＲＯＭメモ
リセル１内のデータを消去すると共に、消去−書込み回
数記憶セル４のデータを消去−書込み計数信号２３を通
して消去−書込み回数計数カウンタ３にセッタする。次
にフラッシュ型ＥＥＰＲＯＭ１に新たなデータを書き込
み場合には、書き込み指示信号１４により書き込み信号
２２を有効とすることで、アドレス１１で指定される番
地にデータバス１６のデータの書き込み行う。このとき
、消去−書込み回数計数カウンタ３の内容をカウント・
アップし、書込み終了時に、消去−書込み計数信号２３
を通して、消去−書込み回数記憶セル４に消去−書込み
回数を記憶させる。
タを書き替える場合には、消去指示信号１３により、消
去信号２１を有効としてフラッシュ型ＥＥＰＲＯＭメモ
リセル１内のデータを消去すると共に、消去−書込み回
数記憶セル４のデータを消去−書込み計数信号２３を通
して消去−書込み回数計数カウンタ３にセッタする。次
にフラッシュ型ＥＥＰＲＯＭ１に新たなデータを書き込
み場合には、書き込み指示信号１４により書き込み信号
２２を有効とすることで、アドレス１１で指定される番
地にデータバス１６のデータの書き込み行う。このとき
、消去−書込み回数計数カウンタ３の内容をカウント・
アップし、書込み終了時に、消去−書込み計数信号２３
を通して、消去−書込み回数記憶セル４に消去−書込み
回数を記憶させる。
【００１３】フラッシュ型ＥＥＰＲＯＭセル１の消去−
書込み回数を、消去−書込み回数読み出し信号１５を有
効とすることで、データ・バス１６に出力することがで
きる。
書込み回数を、消去−書込み回数読み出し信号１５を有
効とすることで、データ・バス１６に出力することがで
きる。
【００１４】
【発明の効果】以上説明したように本発明は、フラッシ
ュ型ＥＥＰＲＯＭに、消去−書込み回数を計数する手段
と、消去−書込み回数を記憶する手段をもたせることに
より消去−書込み回数の計数管理を容易とし、かつ主制
御部の誤動作による実際の消去−書込み回数と特定番地
に記憶させられている消去−書込み回数の不一致を回避
することができ、信頼度の高いシステムを構築できる効
果がある。
ュ型ＥＥＰＲＯＭに、消去−書込み回数を計数する手段
と、消去−書込み回数を記憶する手段をもたせることに
より消去−書込み回数の計数管理を容易とし、かつ主制
御部の誤動作による実際の消去−書込み回数と特定番地
に記憶させられている消去−書込み回数の不一致を回避
することができ、信頼度の高いシステムを構築できる効
果がある。
【図１】本発明の一実施例のフラッシュ型ＥＥＰＲＯＭ
のブロック図である。
のブロック図である。
１ フラッシュ型ＥＥＰＲＯＭのメモリ・セル２
書き込み消去信号生成回路 ３ 消去−書込み回数計数カウンタ４ 消
去−書込み回数記憶セル １１ アドレス信号 １２ メモリ読み出し信号 １３ 消去指示信号 １４ 書き込み指示信号 １５ 消去−書込み回数読み出し信号１６
データ・バス ２１ 消去信号 ２２ 書込み信号 ２３ 消去−書込み計数信号
書き込み消去信号生成回路 ３ 消去−書込み回数計数カウンタ４ 消
去−書込み回数記憶セル １１ アドレス信号 １２ メモリ読み出し信号 １３ 消去指示信号 １４ 書き込み指示信号 １５ 消去−書込み回数読み出し信号１６
データ・バス ２１ 消去信号 ２２ 書込み信号 ２３ 消去−書込み計数信号
Claims (1)
- 【請求項１】 フラッシュ型ＥＥＰＲＯＭセルと、こ
のフラッシュ型ＥＥＰＲＯＭセルの消去−書込み回数を
計数する手段と、前記フラッシュ型ＥＥＰＲＯＭセルの
消去−書込み回数を記憶する手段とを有することを特徴
とするフラッシュ型ＥＥＰＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017933A JPH04255997A (ja) | 1991-02-08 | 1991-02-08 | フラッシュ型ｅｅｐｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3017933A JPH04255997A (ja) | 1991-02-08 | 1991-02-08 | フラッシュ型ｅｅｐｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04255997A true JPH04255997A (ja) | 1992-09-10 |
Family
ID=11957578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3017933A Pending JPH04255997A (ja) | 1991-02-08 | 1991-02-08 | フラッシュ型ｅｅｐｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04255997A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012011222A1 (ja) * | 2010-07-20 | 2012-01-26 | パナソニック株式会社 | メモリ装置及びｃｐｕの制御方法 |
-
1991
- 1991-02-08 JP JP3017933A patent/JPH04255997A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012011222A1 (ja) * | 2010-07-20 | 2012-01-26 | パナソニック株式会社 | メモリ装置及びｃｐｕの制御方法 |
| US8935461B2 (en) | 2010-07-20 | 2015-01-13 | Panasonic Corporation | Memory unit outputting a required time for a rewrite and method for controlling CPU |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1312095B1 (en) | Method and structure for reliable data copy operation for non-volatile memories | |
| US5548741A (en) | IC memory card system having a host processor selectively operable with an IC memory card including either an SRAM or an EEPROM | |
| US7953950B2 (en) | Storage device including flash memory and capable of predicting storage device performance | |
| CN101097543B (zh) | 具备非易失性半导体存储器的存储器系统 | |
| US6834322B2 (en) | Nonvolatile semiconductor memory device having plural memory circuits selectively controlled by a master chip enable terminal or an input command and outputting a pass/fail result | |
| KR100626393B1 (ko) | 불휘발성 메모리 장치 및 그것의 멀티-페이지 카피백 방법 | |
| JP6453492B1 (ja) | 半導体記憶装置 | |
| JPH05282889A (ja) | 不揮発性半導体メモリ装置 | |
| JPS59162695A (ja) | 記憶装置 | |
| KR930022379A (ko) | 메모리 카드 장치 | |
| US6968435B2 (en) | Non-volatile semiconductor memory device | |
| JPH0423449B2 (ja) | ||
| US5724544A (en) | IC memory card utilizing dual eeproms for image and management data | |
| US6850436B2 (en) | Non-volatile semiconductor device having a means to relieve a deficient erasure address | |
| JPS59135698A (ja) | Ｅｅｐｒｏｍ装置 | |
| JPH04255997A (ja) | フラッシュ型ｅｅｐｒｏｍ | |
| US10521157B2 (en) | Jump page cache read method in NAND flash memory and NAND flash memory | |
| JPS6443897A (en) | Non-volatile semiconductor memory device capable of being erased and written electrically | |
| JPH0675836A (ja) | 補助記憶装置 | |
| US6898680B2 (en) | Minimization of overhead of non-volatile memory operation | |
| JPH04137077A (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JPH0557680B2 (ja) | ||
| KR101088448B1 (ko) | 불휘발성 메모리 장치 | |
| TW202414396A (zh) | 記憶體控制電路單元、記憶體儲存裝置及時脈訊號控制方法 | |
| JP2005293177A (ja) | メモリコントローラ及びフラッシュメモリシステム |