JPH04256018A - State display device - Google Patents

State display device

Info

Publication number
JPH04256018A
JPH04256018A JP1722091A JP1722091A JPH04256018A JP H04256018 A JPH04256018 A JP H04256018A JP 1722091 A JP1722091 A JP 1722091A JP 1722091 A JP1722091 A JP 1722091A JP H04256018 A JPH04256018 A JP H04256018A
Authority
JP
Japan
Prior art keywords
display
information
data
read
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1722091A
Other languages
Japanese (ja)
Inventor
Yoshihiro Nagasaki
長崎 好浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1722091A priority Critical patent/JPH04256018A/en
Publication of JPH04256018A publication Critical patent/JPH04256018A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)

Abstract

PURPOSE:To display only effective information among plural pieces of state information written in a state information register group, and in addition, to confirm only the effective information without causing misoperation due to the intervention of manual work by displaying it repeatedly. CONSTITUTION:This device is constituted of the state information register group 1 which discriminates the effectiveness of plural pieces of the state information, and displays successively the state of only the effective state information on a display device 8 by the way of time division, and after displaying all the information, stores plural pieces of the state information, a read-out register 3 for display which holds temporarily the contents of this read-out data, a control circuit 2 which controls the read-out/write-in of the data, the update of the selection information of the register, and the repetition of the display, a displaying time setting circuit 6 which sets displaying time, a timing generation circuit 7 which generates displaying timing by this circuit information, and a display control circuit 5 which confirms the effectiveness of the read data, and issues a display instruction to the display device only when the data is effective.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明は情報処理装置に関し、特
に状態情報の表示手段に関するもので、複数の状態情報
を1つの表示器に任意の時間にて時分割にて順に状態の
表示を行い全ての情報を表示した後に、再度繰返しにて
表示を行う状態表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an information processing device, and more particularly to a means for displaying status information, which displays a plurality of pieces of status information on a single display in a time-sharing manner at arbitrary times. The present invention relates to a status display device that repeatedly displays information after displaying all information.

【0002】0002

【従来の技術】従来、状態情報の表示において、複数の
状態情報、たとえば障害状態の概要と、詳細情報を時分
割にて表示するようにはなっておらず、表示切り替え等
の手段により人手介入による表示の切り替えを行うよう
になっていた。ウインドウ形式による面分割の場合でも
その内容の切り替えは同様であった。
[Prior Art] Conventionally, when displaying status information, multiple pieces of status information, such as a summary of a failure status and detailed information, have not been displayed in a time-sharing manner, and human intervention is required by means such as display switching. The display was to be switched by . Even in the case of surface division in window format, the switching of the contents was the same.

【0003】0003

【発明が解決しようとする課題】前述した従来の技術は
、人手介入による表示切り替えによる詳細情報等の確認
する際に、切り替え動作の誤操作等により、誤った情報
を認識してしまうといった欠点があった。
[Problems to be Solved by the Invention] The above-mentioned conventional technology has the disadvantage that when checking detailed information etc. by switching the display through manual intervention, incorrect information may be recognized due to an erroneous operation of the switching operation. Ta.

【0004】0004

【課題を解決するための手段】本発明の状態表示装置は
、情報処理装置において、その状態情報の表示手段に関
するもので複数の状態情報の有効性を判別して、かつ、
有効な状態情報のみを1つの表示器に時分割に順に状態
の表示を行い全ての情報を表示した後に、複数の状態情
報を格納する状態情報レジスタ群と、前記状態情報レジ
スタ群の読み出しデータの内容を一時保持する読み出し
データレジスタと、そのデータの読み出し/書き込みや
レジスタ選択情報の更新及び表示繰返しの制御を行うデ
ータ制御回路と、表示時間を設定する時間設定回路と、
前記設定回路の情報により表示タイミングのためのタイ
ミングパルスを発生するタイミング発生回路と、読み出
されたデータの有効性を確認し、有効である場合のみ表
示器に対して表示指示を出す表示制御回路とを備えて構
成される。
[Means for Solving the Problems] The status display device of the present invention relates to status information display means in an information processing device, and determines the validity of a plurality of status information, and
Only valid status information is displayed on one display in a time-sharing manner, and after all the information is displayed, a status information register group that stores a plurality of status information, and a readout data of the status information register group are displayed. a read data register that temporarily holds contents; a data control circuit that controls read/write of the data, update of register selection information, and display repetition; and a time setting circuit that sets display time;
a timing generation circuit that generates timing pulses for display timing based on information from the setting circuit; and a display control circuit that checks the validity of the read data and issues a display instruction to the display only if it is valid. It is composed of:

【0005】本発明の目的は、上述した欠点の誤操作を
防ぐために、状態情報レジスタに書き込まれた複数の状
態情報のうち有効な情報のみを表示するようにすること
により、人手介入による誤操作なしに有効な情報のみを
得ることができるようになる状態表示装置を提供するこ
とにある。
An object of the present invention is to display only valid information among a plurality of pieces of status information written in the status information register, in order to prevent the above-mentioned drawbacks from erroneous operation. An object of the present invention is to provide a status display device that allows only valid information to be obtained.

【0006】[0006]

【実施例】図1は、本発明の一実施例の構成を示すブロ
ック図であり、1は複数の状態情報データの格納を行う
状態情報レジスタ群であり、1aは状態情報レジスタ群
1への書き込みデータ、1bは状態情報レジスタ群1か
らの読み出しデータ、2は状態情報レジスタ群1に対す
る読み出し/書き込み及びレジスタ群の内の一つを選択
する制御回路、3は状態情報レジスタ群1より制御回路
2の制御により読み出されたデータをデータ比較回路4
により有効と判定された場合にのみ格納する表示用読み
出しレジスタ(無効の場合には以前に有効と判断された
データを保持する)、5は表示用読み出しレジスタ3に
保持されたデータを表示時間設定回路6で設定された時
間間隔でタイミングパルスを発生するタイミング発生回
路7からのタイミングパルスにより表示器8に対する表
示データを出力する表示制御回路である。
[Embodiment] FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention, in which 1 is a state information register group for storing a plurality of state information data, and 1a is a state information register group for storing a plurality of state information data. Write data, 1b is read data from status information register group 1, 2 is a control circuit for reading/writing to status information register group 1 and selecting one of the register groups, 3 is a control circuit from status information register group 1 The data read out under the control of 2 is transferred to the data comparison circuit 4.
5 is a display read register that stores data only when it is determined to be valid (if invalid, it retains the data that was previously determined to be valid), and 5 sets the display time for the data held in the display read register 3. This is a display control circuit that outputs display data to a display 8 using timing pulses from a timing generation circuit 7 that generates timing pulses at time intervals set by a circuit 6.

【0007】図2は、本実施例の動作を示すタイミング
チャートであり、本図を用いて動作の詳細を説明する。
FIG. 2 is a timing chart showing the operation of this embodiment, and the details of the operation will be explained using this diagram.

【0008】まず、図1の状態情報レジスタ群1に制御
回路2によるレジスタ制御信号2aにより図3に示すよ
うにアスキーコードによる4桁(4バイト)のコードが
設定されているとする。次に、制御回路2からのレジス
タ制御信号2a(レジスタアドレス情報、読み出し制御
信号)により、読み出されたデータはデータ比較回路4
により比較データとの比較を行い読み出されたデータが
有効データか否かの判定(この場合、すべてスペースコ
ードが20の場合無効としている)を行い、有効と判断
された場合のみ読み出しデータ有効信号4aを表示用読
み出しレジスタ3に対して送出する。読み出しデータ有
効信号4aにより読み出しデータ1bは表示用読み出し
レジスタ3に対して格納される。表示用読み出しレジス
タ3に設定されたデータは、表示時間設定回路6に対し
て設定された時間にて表示タイミングパルス7aの発生
を行うタイミング発生回路7からのパルスにより第1の
表示用データ3aとして表示制御回路5内に取り込まれ
表示器8に対して第2の表示用データ5aを出力する。
First, it is assumed that a 4-digit (4-byte) ASCII code is set in the status information register group 1 of FIG. 1 by the register control signal 2a from the control circuit 2, as shown in FIG. Next, the read data is transferred to the data comparison circuit 2 by the register control signal 2a (register address information, read control signal) from the control circuit 2.
It is determined whether the read data is valid data by comparing it with the comparison data (in this case, if the space code is 20, it is invalid), and only when it is determined to be valid, the read data valid signal is sent. 4a to the display read register 3. The read data 1b is stored in the display read register 3 by the read data valid signal 4a. The data set in the display readout register 3 is read as the first display data 3a by a pulse from the timing generation circuit 7 which generates the display timing pulse 7a at the time set in the display time setting circuit 6. The second display data 5a is taken into the display control circuit 5 and output to the display 8.

【0009】第2の表示用データ5aを受けた表示器8
では、表示データのアスキーコードから表示器8に適合
した表示データへの変換を行い図2に示したようにレジ
スタ制御信号2aの“1〜4”に対応して“ABCD”
の表示を行う。
Display device 8 receiving second display data 5a
Now, the display data is converted from ASCII code to display data suitable for the display device 8, and as shown in FIG.
will be displayed.

【0010】次に、前述したタイミングパルス7aによ
り表示制御回路5より制御回路2に対して第1のレジス
タアドレス更新要求信号5bが通知され、この要求を受
けた制御回路2では更新したレジスタアドレス情報(ア
ドレス番号2)にて状態情報レジスタ群1に対する読み
出し処理を行うが、データ比較回路4にて無効と判断さ
れ表示用読み出しレジスタ3に対する読み出しデータ有
効信号4aが送出されないため、表示器8の内容は変化
しない。この時に、データ比較回路4からの制御回路2
に対する第2のレジスタ更新要求信号4bにより、制御
回路2により再度更新されたレジスタ情報(レジスタア
ドレス番号3)が状態情報レジスタ群1に対して送出さ
れ、データ比較回路4にて有効と判断され次の表示タイ
ミングパルスにて、表示器8の表示データを更新し、“
1234”の表示を行う。
Next, the display control circuit 5 notifies the control circuit 2 of the first register address update request signal 5b by the timing pulse 7a mentioned above, and the control circuit 2 that has received this request updates the updated register address information. (address number 2), the data comparison circuit 4 determines that it is invalid and the read data valid signal 4a to the display read register 3 is not sent, so the contents of the display 8 does not change. At this time, the control circuit 2 from the data comparison circuit 4
In response to the second register update request signal 4b, the register information (register address number 3) updated again by the control circuit 2 is sent to the status information register group 1, and the data comparison circuit 4 determines that it is valid, and then the next The display data on the display 8 is updated with the display timing pulse of “
1234" is displayed.

【0011】“ABCD”から、“1234”と表示を
行い、次に“△END”の表示を行うと制御回路2では
レジスタアドレスの更新をおこなうが、この場合1から
4までのレジスタアドレスとしているために次のレジス
タアクセスではレジスタ番号1が選択され再度、“AB
CD”の表示から繰り返されることになり、必要な情報
だけが一定間隔にて自動的に繰返し表示されることにな
る。
When "1234" is displayed from "ABCD" and then "△END" is displayed, the control circuit 2 updates the register address, but in this case, the register address is from 1 to 4. Therefore, in the next register access, register number 1 is selected and “AB
CD'' will be displayed repeatedly, and only necessary information will be automatically and repeatedly displayed at regular intervals.

【0012】0012

【発明の効果】本発明の状態表示装置は状態情報レジス
タ群に書き込まれた複数の状態情報のうち有効な情報の
みを表示し、かつ有効な情報を繰返し表示することによ
り、人手介入による誤操作なしに有効な情報のみを確認
できるという効果がある。
[Effects of the Invention] The status display device of the present invention displays only valid information among the plurality of status information written in the status information register group, and repeatedly displays the valid information, thereby eliminating erroneous operations due to manual intervention. This has the effect of allowing you to check only valid information.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例の構成を示すブロック図FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.

【図
2】本実施例の動作を示すタイミングチャート
[Figure 2] Timing chart showing the operation of this embodiment

【図3】
図1及び図2を補足説明する参考図
[Figure 3]
Reference diagram for supplementary explanation of Figures 1 and 2

【符号の説明】[Explanation of symbols]

1    状態情報レジスタ群 1a    書き込みデータ 1b    読み出しデータ 2    制御回路 2a    レジスタ制御信号 3    表示用読み出しレジスタ 3a    第1の表示用データ 4    データ比較回路 4a    読み出しデータ有効信号 4b    第2のレジスタアドレス更新要求信号5 
   表示制御回路 5a    第2の表示用データ 5b    第1のレジスタアドレス更新要求信号6 
   表示時間設定回路 6a  表示時間設定データ 7    タイミング発生回路 7a    表示タイミングパルス 8    表示器
1 Status information register group 1a Write data 1b Read data 2 Control circuit 2a Register control signal 3 Display read register 3a First display data 4 Data comparison circuit 4a Read data valid signal 4b Second register address update request signal 5
Display control circuit 5a Second display data 5b First register address update request signal 6
Display time setting circuit 6a Display time setting data 7 Timing generation circuit 7a Display timing pulse 8 Display device

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  情報処理装置において、その状態情報
の表示手段に関するもので複数の状態情報の有効性を判
別して、かつ、有効な状態情報のみを1つの表示器に時
分割に順に状態の表示を行い全ての情報を表示した後に
、複数の状態情報を格納する状態情報レジスタ群と、前
記状態情報レジスタ群の読み出しデータの内容を一時保
持する読み出しデータレジスタと、そのデータの読み出
し/書き込みやレジスタ選択情報の更新及び表示繰返し
の制御を行うデータ制御回路と、表示時間を設定する時
間設定回路と、前記設定回路の情報により表示タイミン
グのためのタイミングパルスを発生するタイミング発生
回路と、読み出されたデータの有効性を確認し、有効で
ある場合のみ表示器に対して表示指示を出す表示制御回
路とを備えて成ることを特徴とする状態表示装置。
Claim 1: In an information processing device, it relates to a state information display means that determines the validity of a plurality of state information and displays only valid state information on one display in a time-sharing manner. After displaying all the information, a group of status information registers stores a plurality of pieces of status information, a read data register temporarily holds the contents of the read data of the group of status information registers, and a read/write function for reading/writing the data. a data control circuit that updates register selection information and controls display repetition; a time setting circuit that sets display time; a timing generation circuit that generates timing pulses for display timing based on information in the setting circuit; 1. A status display device comprising: a display control circuit that confirms the validity of the data and issues a display instruction to a display only when the data is valid.
JP1722091A 1991-02-08 1991-02-08 State display device Pending JPH04256018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1722091A JPH04256018A (en) 1991-02-08 1991-02-08 State display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1722091A JPH04256018A (en) 1991-02-08 1991-02-08 State display device

Publications (1)

Publication Number Publication Date
JPH04256018A true JPH04256018A (en) 1992-09-10

Family

ID=11937861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1722091A Pending JPH04256018A (en) 1991-02-08 1991-02-08 State display device

Country Status (1)

Country Link
JP (1) JPH04256018A (en)

Similar Documents

Publication Publication Date Title
JPH10505935A (en) Improved memory architecture and devices, systems and methods utilizing the same
KR900010561A (en) Dual Port Read / Write Register File Memory and Its Configuration Method
US4011556A (en) Graphic display device
JPH05274862A (en) Semiconductor memory device
US4970501A (en) Method for writing data into an image repetition memory of a data display terminal
JPH04256018A (en) State display device
KR960700490A (en) METHOD AND APPARATUS FOR PROVIDING OPERATIONS AFFECTING A FRAME BUFFER WITHOUT A ROW ADDERSS STROBE CYCLE
JPH0473175B2 (en)
JPS6338715B2 (en)
SU543960A1 (en) Device for displaying information
SU949720A1 (en) Device for checking information recorded in storage units
SU1529287A1 (en) Permanent memory
JPS62222800A (en) Switch matrix control circuit
JP2968636B2 (en) Microcomputer
JPS59212061A (en) Out pulse dial circuit
JPH04307687A (en) Memory storage circuit
JPH03228158A (en) Storage device
JPS59154487A (en) Buffer memory writing timing control system for crt display
JPS62272317A (en) Touch panel input key data storage device
JPH04289929A (en) Tracer circuit
JPS6048057B2 (en) Address decoder circuit
KR970022776A (en) Memory access device and method
JPH03201297A (en) semiconductor storage device
JPS634183B2 (en)
JPS59178486A (en) Display control system