JPH04256018A - 状態表示装置 - Google Patents
状態表示装置Info
- Publication number
- JPH04256018A JPH04256018A JP1722091A JP1722091A JPH04256018A JP H04256018 A JPH04256018 A JP H04256018A JP 1722091 A JP1722091 A JP 1722091A JP 1722091 A JP1722091 A JP 1722091A JP H04256018 A JPH04256018 A JP H04256018A
- Authority
- JP
- Japan
- Prior art keywords
- display
- information
- data
- read
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は情報処理装置に関し、特
に状態情報の表示手段に関するもので、複数の状態情報
を１つの表示器に任意の時間にて時分割にて順に状態の
表示を行い全ての情報を表示した後に、再度繰返しにて
表示を行う状態表示装置に関する。
に状態情報の表示手段に関するもので、複数の状態情報
を１つの表示器に任意の時間にて時分割にて順に状態の
表示を行い全ての情報を表示した後に、再度繰返しにて
表示を行う状態表示装置に関する。
【０００２】
【従来の技術】従来、状態情報の表示において、複数の
状態情報、たとえば障害状態の概要と、詳細情報を時分
割にて表示するようにはなっておらず、表示切り替え等
の手段により人手介入による表示の切り替えを行うよう
になっていた。ウインドウ形式による面分割の場合でも
その内容の切り替えは同様であった。
状態情報、たとえば障害状態の概要と、詳細情報を時分
割にて表示するようにはなっておらず、表示切り替え等
の手段により人手介入による表示の切り替えを行うよう
になっていた。ウインドウ形式による面分割の場合でも
その内容の切り替えは同様であった。
【０００３】
【発明が解決しようとする課題】前述した従来の技術は
、人手介入による表示切り替えによる詳細情報等の確認
する際に、切り替え動作の誤操作等により、誤った情報
を認識してしまうといった欠点があった。
、人手介入による表示切り替えによる詳細情報等の確認
する際に、切り替え動作の誤操作等により、誤った情報
を認識してしまうといった欠点があった。
【０００４】
【課題を解決するための手段】本発明の状態表示装置は
、情報処理装置において、その状態情報の表示手段に関
するもので複数の状態情報の有効性を判別して、かつ、
有効な状態情報のみを１つの表示器に時分割に順に状態
の表示を行い全ての情報を表示した後に、複数の状態情
報を格納する状態情報レジスタ群と、前記状態情報レジ
スタ群の読み出しデータの内容を一時保持する読み出し
データレジスタと、そのデータの読み出し／書き込みや
レジスタ選択情報の更新及び表示繰返しの制御を行うデ
ータ制御回路と、表示時間を設定する時間設定回路と、
前記設定回路の情報により表示タイミングのためのタイ
ミングパルスを発生するタイミング発生回路と、読み出
されたデータの有効性を確認し、有効である場合のみ表
示器に対して表示指示を出す表示制御回路とを備えて構
成される。
、情報処理装置において、その状態情報の表示手段に関
するもので複数の状態情報の有効性を判別して、かつ、
有効な状態情報のみを１つの表示器に時分割に順に状態
の表示を行い全ての情報を表示した後に、複数の状態情
報を格納する状態情報レジスタ群と、前記状態情報レジ
スタ群の読み出しデータの内容を一時保持する読み出し
データレジスタと、そのデータの読み出し／書き込みや
レジスタ選択情報の更新及び表示繰返しの制御を行うデ
ータ制御回路と、表示時間を設定する時間設定回路と、
前記設定回路の情報により表示タイミングのためのタイ
ミングパルスを発生するタイミング発生回路と、読み出
されたデータの有効性を確認し、有効である場合のみ表
示器に対して表示指示を出す表示制御回路とを備えて構
成される。
【０００５】本発明の目的は、上述した欠点の誤操作を
防ぐために、状態情報レジスタに書き込まれた複数の状
態情報のうち有効な情報のみを表示するようにすること
により、人手介入による誤操作なしに有効な情報のみを
得ることができるようになる状態表示装置を提供するこ
とにある。
防ぐために、状態情報レジスタに書き込まれた複数の状
態情報のうち有効な情報のみを表示するようにすること
により、人手介入による誤操作なしに有効な情報のみを
得ることができるようになる状態表示装置を提供するこ
とにある。
【０００６】
【実施例】図１は、本発明の一実施例の構成を示すブロ
ック図であり、１は複数の状態情報データの格納を行う
状態情報レジスタ群であり、１ａは状態情報レジスタ群
１への書き込みデータ、１ｂは状態情報レジスタ群１か
らの読み出しデータ、２は状態情報レジスタ群１に対す
る読み出し／書き込み及びレジスタ群の内の一つを選択
する制御回路、３は状態情報レジスタ群１より制御回路
２の制御により読み出されたデータをデータ比較回路４
により有効と判定された場合にのみ格納する表示用読み
出しレジスタ（無効の場合には以前に有効と判断された
データを保持する）、５は表示用読み出しレジスタ３に
保持されたデータを表示時間設定回路６で設定された時
間間隔でタイミングパルスを発生するタイミング発生回
路７からのタイミングパルスにより表示器８に対する表
示データを出力する表示制御回路である。
ック図であり、１は複数の状態情報データの格納を行う
状態情報レジスタ群であり、１ａは状態情報レジスタ群
１への書き込みデータ、１ｂは状態情報レジスタ群１か
らの読み出しデータ、２は状態情報レジスタ群１に対す
る読み出し／書き込み及びレジスタ群の内の一つを選択
する制御回路、３は状態情報レジスタ群１より制御回路
２の制御により読み出されたデータをデータ比較回路４
により有効と判定された場合にのみ格納する表示用読み
出しレジスタ（無効の場合には以前に有効と判断された
データを保持する）、５は表示用読み出しレジスタ３に
保持されたデータを表示時間設定回路６で設定された時
間間隔でタイミングパルスを発生するタイミング発生回
路７からのタイミングパルスにより表示器８に対する表
示データを出力する表示制御回路である。
【０００７】図２は、本実施例の動作を示すタイミング
チャートであり、本図を用いて動作の詳細を説明する。
チャートであり、本図を用いて動作の詳細を説明する。
【０００８】まず、図１の状態情報レジスタ群１に制御
回路２によるレジスタ制御信号２ａにより図３に示すよ
うにアスキーコードによる４桁（４バイト）のコードが
設定されているとする。次に、制御回路２からのレジス
タ制御信号２ａ（レジスタアドレス情報、読み出し制御
信号）により、読み出されたデータはデータ比較回路４
により比較データとの比較を行い読み出されたデータが
有効データか否かの判定（この場合、すべてスペースコ
ードが２０の場合無効としている）を行い、有効と判断
された場合のみ読み出しデータ有効信号４ａを表示用読
み出しレジスタ３に対して送出する。読み出しデータ有
効信号４ａにより読み出しデータ１ｂは表示用読み出し
レジスタ３に対して格納される。表示用読み出しレジス
タ３に設定されたデータは、表示時間設定回路６に対し
て設定された時間にて表示タイミングパルス７ａの発生
を行うタイミング発生回路７からのパルスにより第１の
表示用データ３ａとして表示制御回路５内に取り込まれ
表示器８に対して第２の表示用データ５ａを出力する。
回路２によるレジスタ制御信号２ａにより図３に示すよ
うにアスキーコードによる４桁（４バイト）のコードが
設定されているとする。次に、制御回路２からのレジス
タ制御信号２ａ（レジスタアドレス情報、読み出し制御
信号）により、読み出されたデータはデータ比較回路４
により比較データとの比較を行い読み出されたデータが
有効データか否かの判定（この場合、すべてスペースコ
ードが２０の場合無効としている）を行い、有効と判断
された場合のみ読み出しデータ有効信号４ａを表示用読
み出しレジスタ３に対して送出する。読み出しデータ有
効信号４ａにより読み出しデータ１ｂは表示用読み出し
レジスタ３に対して格納される。表示用読み出しレジス
タ３に設定されたデータは、表示時間設定回路６に対し
て設定された時間にて表示タイミングパルス７ａの発生
を行うタイミング発生回路７からのパルスにより第１の
表示用データ３ａとして表示制御回路５内に取り込まれ
表示器８に対して第２の表示用データ５ａを出力する。
【０００９】第２の表示用データ５ａを受けた表示器８
では、表示データのアスキーコードから表示器８に適合
した表示データへの変換を行い図２に示したようにレジ
スタ制御信号２ａの“１〜４”に対応して“ＡＢＣＤ”
の表示を行う。
では、表示データのアスキーコードから表示器８に適合
した表示データへの変換を行い図２に示したようにレジ
スタ制御信号２ａの“１〜４”に対応して“ＡＢＣＤ”
の表示を行う。
【００１０】次に、前述したタイミングパルス７ａによ
り表示制御回路５より制御回路２に対して第１のレジス
タアドレス更新要求信号５ｂが通知され、この要求を受
けた制御回路２では更新したレジスタアドレス情報（ア
ドレス番号２）にて状態情報レジスタ群１に対する読み
出し処理を行うが、データ比較回路４にて無効と判断さ
れ表示用読み出しレジスタ３に対する読み出しデータ有
効信号４ａが送出されないため、表示器８の内容は変化
しない。この時に、データ比較回路４からの制御回路２
に対する第２のレジスタ更新要求信号４ｂにより、制御
回路２により再度更新されたレジスタ情報（レジスタア
ドレス番号３）が状態情報レジスタ群１に対して送出さ
れ、データ比較回路４にて有効と判断され次の表示タイ
ミングパルスにて、表示器８の表示データを更新し、“
１２３４”の表示を行う。
り表示制御回路５より制御回路２に対して第１のレジス
タアドレス更新要求信号５ｂが通知され、この要求を受
けた制御回路２では更新したレジスタアドレス情報（ア
ドレス番号２）にて状態情報レジスタ群１に対する読み
出し処理を行うが、データ比較回路４にて無効と判断さ
れ表示用読み出しレジスタ３に対する読み出しデータ有
効信号４ａが送出されないため、表示器８の内容は変化
しない。この時に、データ比較回路４からの制御回路２
に対する第２のレジスタ更新要求信号４ｂにより、制御
回路２により再度更新されたレジスタ情報（レジスタア
ドレス番号３）が状態情報レジスタ群１に対して送出さ
れ、データ比較回路４にて有効と判断され次の表示タイ
ミングパルスにて、表示器８の表示データを更新し、“
１２３４”の表示を行う。
【００１１】“ＡＢＣＤ”から、“１２３４”と表示を
行い、次に“△ＥＮＤ”の表示を行うと制御回路２では
レジスタアドレスの更新をおこなうが、この場合１から
４までのレジスタアドレスとしているために次のレジス
タアクセスではレジスタ番号１が選択され再度、“ＡＢ
ＣＤ”の表示から繰り返されることになり、必要な情報
だけが一定間隔にて自動的に繰返し表示されることにな
る。
行い、次に“△ＥＮＤ”の表示を行うと制御回路２では
レジスタアドレスの更新をおこなうが、この場合１から
４までのレジスタアドレスとしているために次のレジス
タアクセスではレジスタ番号１が選択され再度、“ＡＢ
ＣＤ”の表示から繰り返されることになり、必要な情報
だけが一定間隔にて自動的に繰返し表示されることにな
る。
【００１２】
【発明の効果】本発明の状態表示装置は状態情報レジス
タ群に書き込まれた複数の状態情報のうち有効な情報の
みを表示し、かつ有効な情報を繰返し表示することによ
り、人手介入による誤操作なしに有効な情報のみを確認
できるという効果がある。
タ群に書き込まれた複数の状態情報のうち有効な情報の
みを表示し、かつ有効な情報を繰返し表示することによ
り、人手介入による誤操作なしに有効な情報のみを確認
できるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図
【図
２】本実施例の動作を示すタイミングチャート
２】本実施例の動作を示すタイミングチャート
【図３】
図１及び図２を補足説明する参考図
図１及び図２を補足説明する参考図
１ 状態情報レジスタ群
１ａ 書き込みデータ
１ｂ 読み出しデータ
２ 制御回路
２ａ レジスタ制御信号
３ 表示用読み出しレジスタ
３ａ 第１の表示用データ
４ データ比較回路
４ａ 読み出しデータ有効信号
４ｂ 第２のレジスタアドレス更新要求信号５
表示制御回路 ５ａ 第２の表示用データ ５ｂ 第１のレジスタアドレス更新要求信号６
表示時間設定回路 ６ａ 表示時間設定データ ７ タイミング発生回路 ７ａ 表示タイミングパルス ８ 表示器
表示制御回路 ５ａ 第２の表示用データ ５ｂ 第１のレジスタアドレス更新要求信号６
表示時間設定回路 ６ａ 表示時間設定データ ７ タイミング発生回路 ７ａ 表示タイミングパルス ８ 表示器
Claims (1)
- 【請求項１】 情報処理装置において、その状態情報
の表示手段に関するもので複数の状態情報の有効性を判
別して、かつ、有効な状態情報のみを１つの表示器に時
分割に順に状態の表示を行い全ての情報を表示した後に
、複数の状態情報を格納する状態情報レジスタ群と、前
記状態情報レジスタ群の読み出しデータの内容を一時保
持する読み出しデータレジスタと、そのデータの読み出
し／書き込みやレジスタ選択情報の更新及び表示繰返し
の制御を行うデータ制御回路と、表示時間を設定する時
間設定回路と、前記設定回路の情報により表示タイミン
グのためのタイミングパルスを発生するタイミング発生
回路と、読み出されたデータの有効性を確認し、有効で
ある場合のみ表示器に対して表示指示を出す表示制御回
路とを備えて成ることを特徴とする状態表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1722091A JPH04256018A (ja) | 1991-02-08 | 1991-02-08 | 状態表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1722091A JPH04256018A (ja) | 1991-02-08 | 1991-02-08 | 状態表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256018A true JPH04256018A (ja) | 1992-09-10 |
Family
ID=11937861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1722091A Pending JPH04256018A (ja) | 1991-02-08 | 1991-02-08 | 状態表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04256018A (ja) |
-
1991
- 1991-02-08 JP JP1722091A patent/JPH04256018A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10505935A (ja) | 改善されたメモリアーキテクチャ、及びこれを利用するデバイス、システム及び方法 | |
| KR900010561A (ko) | 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법 | |
| US4011556A (en) | Graphic display device | |
| JPH05274862A (ja) | 半導体メモリ装置 | |
| US4970501A (en) | Method for writing data into an image repetition memory of a data display terminal | |
| JPH04256018A (ja) | 状態表示装置 | |
| KR960700490A (ko) | 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle) | |
| JPH0473175B2 (ja) | ||
| JPS6338715B2 (ja) | ||
| SU543960A1 (ru) | Устройство дл отображени информации | |
| SU949720A1 (ru) | Устройство дл контрол записи информации в блоках пам ти | |
| SU1529287A1 (ru) | Запоминающее устройство | |
| JPS62222800A (ja) | スイツチマトリクス制御回路 | |
| JP2968636B2 (ja) | マイクロコンピュータ | |
| JPS59212061A (ja) | アウトパルスダイヤル回路 | |
| JPH04307687A (ja) | メモリ記憶回路 | |
| JPH03228158A (ja) | 記憶装置 | |
| JPS59154487A (ja) | Ｃｒｔ表示装置のバツフアメモリ書込みタイミング制御方式 | |
| JPS62272317A (ja) | タツチパネルの入力キ−デ−タ記憶装置 | |
| JPH04289929A (ja) | トレーサ回路 | |
| JPS6048057B2 (ja) | アドレスデコ−ダ回路 | |
| KR970022776A (ko) | 메모리 억세스 장치 및 방법 | |
| JPH03201297A (ja) | 半導体記憶装置 | |
| JPS634183B2 (ja) | ||
| JPS59178486A (ja) | 表示制御方式 |