JPH04256103A - プログラマブルコントローラ - Google Patents
プログラマブルコントローラInfo
- Publication number
- JPH04256103A JPH04256103A JP1750291A JP1750291A JPH04256103A JP H04256103 A JPH04256103 A JP H04256103A JP 1750291 A JP1750291 A JP 1750291A JP 1750291 A JP1750291 A JP 1750291A JP H04256103 A JPH04256103 A JP H04256103A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- value
- programmable controller
- input
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、シーケンスプログラム
を作成するプログラミング装置を備えたプログラマブル
コントローラに係り、特に、アナログ値を扱うシーケン
スプログラムを作成するのに好適なプログラマブルコン
トローラとそのプログラミング装置に関する。
を作成するプログラミング装置を備えたプログラマブル
コントローラに係り、特に、アナログ値を扱うシーケン
スプログラムを作成するのに好適なプログラマブルコン
トローラとそのプログラミング装置に関する。
【0002】
【従来の技術】プログラマブルコントローラは、被制御
側に設けられたマイクロスイッチ等の開閉信号を取り込
んで各種演算を行い、演算結果を外部出力信号として被
制御側に出力し、被制御側を所定のシーケンスに従って
制御するものである。近年のプログラマブルコントロー
ラは、上述した開閉信号ばかりでなく、プロセスのアナ
ログ値、例えば流量とか温度とかを示すアナログ値を取
り込んでPI演算を行い、演算値を制御信号として出力
するようにもなってきている。斯かる制御に用いられる
シーケンスプログラムのうち、PI制御等を行う部分は
アナログ値を用いて作成する必要がある。
側に設けられたマイクロスイッチ等の開閉信号を取り込
んで各種演算を行い、演算結果を外部出力信号として被
制御側に出力し、被制御側を所定のシーケンスに従って
制御するものである。近年のプログラマブルコントロー
ラは、上述した開閉信号ばかりでなく、プロセスのアナ
ログ値、例えば流量とか温度とかを示すアナログ値を取
り込んでPI演算を行い、演算値を制御信号として出力
するようにもなってきている。斯かる制御に用いられる
シーケンスプログラムのうち、PI制御等を行う部分は
アナログ値を用いて作成する必要がある。
【0003】図5は、従来のプログラマブルコントロー
ラの構成図である。このプログラマブルコントローラ1
00は、中央演算処理装置4と、被制御側スイッチ7等
の開閉信号やアナログ値を取り込む入力部3と、中央演
算処理装置4の演算結果を被制御側の負荷8やアナログ
制御部に出力する出力部5と、プログラマブルコントロ
ーラのシステムプログラムを格納したROM等の記憶装
置2と、書換可能なRAM等の記憶装置6と、備え付け
のプログラミング装置101との間のインタフェース1
と備える。この記憶装置6の領域6aには、ユーザ等が
プログラミング装置101を使用し作成したシーケンス
プログラムが格納され、領域6bには、中央演算処理装
置4の演算したデータや被制御側から取り込んだデータ
等が格納される。尚、従来技術に関連するものとして、
特開昭57−185512号,特開昭60−19860
5号,特開昭62−69057号等がある。
ラの構成図である。このプログラマブルコントローラ1
00は、中央演算処理装置4と、被制御側スイッチ7等
の開閉信号やアナログ値を取り込む入力部3と、中央演
算処理装置4の演算結果を被制御側の負荷8やアナログ
制御部に出力する出力部5と、プログラマブルコントロ
ーラのシステムプログラムを格納したROM等の記憶装
置2と、書換可能なRAM等の記憶装置6と、備え付け
のプログラミング装置101との間のインタフェース1
と備える。この記憶装置6の領域6aには、ユーザ等が
プログラミング装置101を使用し作成したシーケンス
プログラムが格納され、領域6bには、中央演算処理装
置4の演算したデータや被制御側から取り込んだデータ
等が格納される。尚、従来技術に関連するものとして、
特開昭57−185512号,特開昭60−19860
5号,特開昭62−69057号等がある。
【0004】
【発明が解決しようとする課題】図5に示す従来のプロ
グラミング装置を備えるプログラマブルコントローラで
は、負荷8を制御するシーケンスプログラム中にアナロ
グ値を用いる部分があり被制御側のアナログ出力値をハ
ードウェアを介して取り込み演算結果をハードウェアを
介して出力する場合、オペレータはシーケンスプログラ
ム作成時に、次のようにしてアナログ値の指定を行う。 例えば、8Vという値を入力する場合、ハードウェアの
分解能に合わせ、図4に示す様な換算表から8Vに対応
する16進数のディジタル値(例えば“CC”)を求め
、このディジタル値“CC”をプログラミング装置10
1からキー入力する。オペレータがアナログ値の入力を
行う都度、使用するハードウェアの分解能に合わせて換
算表から対応するディジタル値を求め、これをキーボー
ド等から入力するのでは、煩わしく、また、プログラム
作成時間のうちこの換算作業に多くの時間を割かなけれ
ばならないという問題がある。更には、作成したプログ
ラムを見直す場合においても不便であり、使い勝手が悪
い。本発明の目的は、アナログ値の入力指定をオペレー
タの直感に合わせて行えるようにしプログラミング作業
を容易且つ迅速にできるようにするプログラマブルコン
トローラとそのプログラミング装置を提供することにあ
る。
グラミング装置を備えるプログラマブルコントローラで
は、負荷8を制御するシーケンスプログラム中にアナロ
グ値を用いる部分があり被制御側のアナログ出力値をハ
ードウェアを介して取り込み演算結果をハードウェアを
介して出力する場合、オペレータはシーケンスプログラ
ム作成時に、次のようにしてアナログ値の指定を行う。 例えば、8Vという値を入力する場合、ハードウェアの
分解能に合わせ、図4に示す様な換算表から8Vに対応
する16進数のディジタル値(例えば“CC”)を求め
、このディジタル値“CC”をプログラミング装置10
1からキー入力する。オペレータがアナログ値の入力を
行う都度、使用するハードウェアの分解能に合わせて換
算表から対応するディジタル値を求め、これをキーボー
ド等から入力するのでは、煩わしく、また、プログラム
作成時間のうちこの換算作業に多くの時間を割かなけれ
ばならないという問題がある。更には、作成したプログ
ラムを見直す場合においても不便であり、使い勝手が悪
い。本発明の目的は、アナログ値の入力指定をオペレー
タの直感に合わせて行えるようにしプログラミング作業
を容易且つ迅速にできるようにするプログラマブルコン
トローラとそのプログラミング装置を提供することにあ
る。
【0005】
【課題を解決するための手段】上記目的は、プログラミ
ング装置を備えるプログラマブルコントローラにおいて
、前記プログラミング装置にアナログ値を直接指定入力
するアナログキーを設け、プログラマブルコントローラ
に該アナログキーからのアナログ指定値をシーケンスプ
ログラム用ディジタル値に変換する変換手段を設けるこ
とで、達成される。
ング装置を備えるプログラマブルコントローラにおいて
、前記プログラミング装置にアナログ値を直接指定入力
するアナログキーを設け、プログラマブルコントローラ
に該アナログキーからのアナログ指定値をシーケンスプ
ログラム用ディジタル値に変換する変換手段を設けるこ
とで、達成される。
【0006】
【作用】オペレータは、アナログ値を入力する場合、デ
ィジタル値に換算した値を入力するのではなく、アナロ
グーを用いアナログ値で直接入力する。例えば50mA
を入力する場合、数字キー50を入力した後、アナログ
キーである「mA」キーを押下する。この50mAの入
力があった場合、プログラマブルコントローラは、変換
手段にて自動的にこれに対応するディジタル値を求めこ
のディジタル値にてシーケンスプログラムを作成する。
ィジタル値に換算した値を入力するのではなく、アナロ
グーを用いアナログ値で直接入力する。例えば50mA
を入力する場合、数字キー50を入力した後、アナログ
キーである「mA」キーを押下する。この50mAの入
力があった場合、プログラマブルコントローラは、変換
手段にて自動的にこれに対応するディジタル値を求めこ
のディジタル値にてシーケンスプログラムを作成する。
【0007】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。図1は、本発明の一実施例に係るプログラマブ
ルコントローラ(PC)の構成図である。このプログラ
マブルコントローラ100は、図5に示すものと同様に
、中央演算処理装置4と、被制御側のリミッタスイッチ
,センサ7等の開閉信号やアナログ値を取り込む入力部
3と、中央演算処理装置4の演算結果を被制御側の負荷
8やアナログ制御部に出力する出力部5と、プログラマ
ブルコントローラのシステムプログラムを格納したRO
M等の記憶装置2と、書換可能なRAM等の記憶装置6
と、備え付けのプログラミング装置101との間のイン
タフェース1と備える。この記憶装置6の領域6aには
、ユーザ等がプログラミング装置101を使用し作成し
たシーケンスプログラムが格納され、領域6bには、中
央演算処理装置4の演算したデータや被制御側から取り
込んだデータ等が格納される。本実施例のプログラマブ
ルコントローラ100では、上記の記憶装置2に、シス
テムプログラム格納領域2aの他に、図4に示す換算表
に相当する変換プログラムを格納した領域2bを設けた
ことを特徴とする。
明する。図1は、本発明の一実施例に係るプログラマブ
ルコントローラ(PC)の構成図である。このプログラ
マブルコントローラ100は、図5に示すものと同様に
、中央演算処理装置4と、被制御側のリミッタスイッチ
,センサ7等の開閉信号やアナログ値を取り込む入力部
3と、中央演算処理装置4の演算結果を被制御側の負荷
8やアナログ制御部に出力する出力部5と、プログラマ
ブルコントローラのシステムプログラムを格納したRO
M等の記憶装置2と、書換可能なRAM等の記憶装置6
と、備え付けのプログラミング装置101との間のイン
タフェース1と備える。この記憶装置6の領域6aには
、ユーザ等がプログラミング装置101を使用し作成し
たシーケンスプログラムが格納され、領域6bには、中
央演算処理装置4の演算したデータや被制御側から取り
込んだデータ等が格納される。本実施例のプログラマブ
ルコントローラ100では、上記の記憶装置2に、シス
テムプログラム格納領域2aの他に、図4に示す換算表
に相当する変換プログラムを格納した領域2bを設けた
ことを特徴とする。
【0008】図4には、最大値と入力する設定値との関
係を示しただけであるが、この関係から変換プログラム
は、次式の計算を適時システムプログラムからコールし
て利用する。
係を示しただけであるが、この関係から変換プログラム
は、次式の計算を適時システムプログラムからコールし
て利用する。
【0009】
【数1】
PCへの記憶値=256×設定値/最大値
…(数1)ここで、“
256”は8ビットの分解能であり、プログラマブルコ
ントローラ(PC)への記憶値は10進数表現であるが
、これを16進数に変換するプログラムも同様に内蔵さ
れている。
…(数1)ここで、“
256”は8ビットの分解能であり、プログラマブルコ
ントローラ(PC)への記憶値は10進数表現であるが
、これを16進数に変換するプログラムも同様に内蔵さ
れている。
【0010】図2は、プログラミング装置101の入力
キー配列図である。このプログラミング装置101のキ
ー入力としては、従来からある命令語キー,数値キー,
操作キーの他に、アナログ値設定キー102を設けてあ
る。このアナログ値設定キー102として、本実施例で
は、「V」キーaと、「mA」キーbとが設けてある。 斯かる2種類のアナログ設定キーを設けた理由は、この
プログラマブルコントローラのシーケンスプログラムが
必要とするアナログ値が、V(ボルト)単位の電圧値と
、mA(ミリアンペア)単位の電流値のみで済むためで
ある。
キー配列図である。このプログラミング装置101のキ
ー入力としては、従来からある命令語キー,数値キー,
操作キーの他に、アナログ値設定キー102を設けてあ
る。このアナログ値設定キー102として、本実施例で
は、「V」キーaと、「mA」キーbとが設けてある。 斯かる2種類のアナログ設定キーを設けた理由は、この
プログラマブルコントローラのシーケンスプログラムが
必要とするアナログ値が、V(ボルト)単位の電圧値と
、mA(ミリアンペア)単位の電流値のみで済むためで
ある。
【0011】図3は、図2に示すアナログ設定キー10
2を使用してアナログ値を入力する場合の説明図である
。図3の(a),(b)は、アナログ値の最大値が固定
の場合の入力説明図であり、図3の(c),(d)は、
最大値を指定する場合の入力説明図である。最大値が例
えば10V固定の場合で、プログラマブルコントローラ
内部での分解能が8ビットのとき、10Vが16進数表
現の“FF”と対応するように割り付けられる。この場
合に8Vを入力する入力例が図3(a)であり、アナロ
グ入力キー「V」の次に「0」,「8」の数値キーを入
力する。この入力を受けて、中央演算処理装置は、記憶
装置2の領域2bに格納されている変換プログラムにて
8Vに対応する16進数“CC”を求め、これを記憶領
域6aに格納する。
2を使用してアナログ値を入力する場合の説明図である
。図3の(a),(b)は、アナログ値の最大値が固定
の場合の入力説明図であり、図3の(c),(d)は、
最大値を指定する場合の入力説明図である。最大値が例
えば10V固定の場合で、プログラマブルコントローラ
内部での分解能が8ビットのとき、10Vが16進数表
現の“FF”と対応するように割り付けられる。この場
合に8Vを入力する入力例が図3(a)であり、アナロ
グ入力キー「V」の次に「0」,「8」の数値キーを入
力する。この入力を受けて、中央演算処理装置は、記憶
装置2の領域2bに格納されている変換プログラムにて
8Vに対応する16進数“CC”を求め、これを記憶領
域6aに格納する。
【0012】最大値が例えば20mA固定の場合で、プ
ログラマブルコントローラ内部での分解能が8ビットの
とき、20mAが16進数表現の“FF”と対応するよ
うに割り付けられる。この場合に12mAを入力する入
力例が図3(b)であり、アナログ入力キー「mA」の
次に「1」,「2」の数値キーを入力する。この入力を
受けて、中央演算処理装置は、変換プログラムにて12
mAに対応する16進数“80”を求め、これを記憶領
域6aに格納する。
ログラマブルコントローラ内部での分解能が8ビットの
とき、20mAが16進数表現の“FF”と対応するよ
うに割り付けられる。この場合に12mAを入力する入
力例が図3(b)であり、アナログ入力キー「mA」の
次に「1」,「2」の数値キーを入力する。この入力を
受けて、中央演算処理装置は、変換プログラムにて12
mAに対応する16進数“80”を求め、これを記憶領
域6aに格納する。
【0013】図1に示す入力部3あるいは出力部5にお
いて、アナログ部分が分離され、汎用性のあるユニット
形状となった場合、そのユニットが最大値5Vのアナロ
グユニットであるときの入力例が図3(c)であり、こ
の例では、4Vを入力している。即ち、分解能が8ビッ
トの場合、最大値5Vが16進数表現の“FF”に対応
するように割り付けられる。入力値が4Vの場合には、
変換プログラムにて16進数の“C0”が求められ、こ
れが記憶領域6aに格納される。ここで、キー入力の最
初に最大値5V(「0」,「5」)も入力しこれもシー
ケンスプログラム記憶部6aに記憶するのであるが、そ
の理由は、入力されたシーケンスプログラムを読み出す
場合において、最大値がどんな値であるかを知る必要が
あるためである。つまり、複数のユニットがあり、夫々
の最大値が異なる場合、区別する必要があるためである
。
いて、アナログ部分が分離され、汎用性のあるユニット
形状となった場合、そのユニットが最大値5Vのアナロ
グユニットであるときの入力例が図3(c)であり、こ
の例では、4Vを入力している。即ち、分解能が8ビッ
トの場合、最大値5Vが16進数表現の“FF”に対応
するように割り付けられる。入力値が4Vの場合には、
変換プログラムにて16進数の“C0”が求められ、こ
れが記憶領域6aに格納される。ここで、キー入力の最
初に最大値5V(「0」,「5」)も入力しこれもシー
ケンスプログラム記憶部6aに記憶するのであるが、そ
の理由は、入力されたシーケンスプログラムを読み出す
場合において、最大値がどんな値であるかを知る必要が
あるためである。つまり、複数のユニットがあり、夫々
の最大値が異なる場合、区別する必要があるためである
。
【0014】図3(d)は、最大値が10mAのユニッ
トを用いたときに9mAのアナログ値を入力する入力例
である。最大値10mAが“FF”に対応し、9mAは
“E6”となり、これが10mAと共に記憶領域6aに
格納される。
トを用いたときに9mAのアナログ値を入力する入力例
である。最大値10mAが“FF”に対応し、9mAは
“E6”となり、これが10mAと共に記憶領域6aに
格納される。
【0015】上述した実施例では、アナログ値設定キー
として、電圧を表す「V」キーと電流を表す「mA」キ
ーの2種類を設けたが、最大値が皆同じであれば1種類
のキーで良いことは容易に理解できる。この場合のキー
の表示例としては、「アナログ」等とすればよい。また
、アナログ値としては、電流,電圧の場合に限らず、抵
抗値,温度,圧力等の他のアナログ値でも良いことはい
うまでもない。更にまた、上記実施例では、分解能が8
ビットの場合について説明したが、12ビット(16進
数表現で“FFF”)の分解能についても同様であるこ
とはいうまでもない。
として、電圧を表す「V」キーと電流を表す「mA」キ
ーの2種類を設けたが、最大値が皆同じであれば1種類
のキーで良いことは容易に理解できる。この場合のキー
の表示例としては、「アナログ」等とすればよい。また
、アナログ値としては、電流,電圧の場合に限らず、抵
抗値,温度,圧力等の他のアナログ値でも良いことはい
うまでもない。更にまた、上記実施例では、分解能が8
ビットの場合について説明したが、12ビット(16進
数表現で“FFF”)の分解能についても同様であるこ
とはいうまでもない。
【0016】
【発明の効果】本発明によれば、オペレータが直接アナ
ログ値でプログラミングすることが可能となり、従来の
様にアナログ値をハードウェアの分解能に合わせて人手
にて或いは別値の電卓等で換算する必要がないので、容
易且つ迅速に分かり易いプログラムを作成することが可
能となる。また、プログラムステップ数が少なくて済む
ので、スキャンタイムが速くなる。
ログ値でプログラミングすることが可能となり、従来の
様にアナログ値をハードウェアの分解能に合わせて人手
にて或いは別値の電卓等で換算する必要がないので、容
易且つ迅速に分かり易いプログラムを作成することが可
能となる。また、プログラムステップ数が少なくて済む
ので、スキャンタイムが速くなる。
【図1】本発明の一実施例に係るプログラマブルコント
ローラの構成図である。
ローラの構成図である。
【図2】本発明の一実施例に係るプログラミング装置の
入力キー配列図である。
入力キー配列図である。
【図3】本発明実施例でのキー入力例の説明図である。
【図4】変換プログラムの入力設定値と変換値との関係
を示すグラフである。
を示すグラフである。
【図5】従来のプログラマブルコントローラの構成図で
ある。
ある。
1…周辺装置インタフェース、2…記憶装置、2a…シ
ステムプログラム記憶領域、2b…変換プログラム記憶
領域、3…入力部、4…中央演算処理装置、5…出力部
、6…記憶装置、6a…シーケンスプログラム記憶領域
、6b…データ記憶領域、7…スイッチ等、100…プ
ログラマブルコントローラ、101…プログラミング装
置、102…アナログ設定キー。
ステムプログラム記憶領域、2b…変換プログラム記憶
領域、3…入力部、4…中央演算処理装置、5…出力部
、6…記憶装置、6a…シーケンスプログラム記憶領域
、6b…データ記憶領域、7…スイッチ等、100…プ
ログラマブルコントローラ、101…プログラミング装
置、102…アナログ設定キー。
Claims (3)
- 【請求項1】 プログラミング装置を備えるプログラ
マブルコントローラにおいて、前記プログラミング装置
はアナログ値を直接指定入力するアナログキーを有し、
プログラマブルコントローラは該アナログキーからのア
ナログ指定値をシーケンスプログラム用ディジタル値に
変換する変換手段を備えることを特徴とするプログラマ
ブルコントローラ。 - 【請求項2】 アナログ入力値の最大値が異なる複数
の入,出力ユニットと、プログラミング装置を備えるプ
ログラマブルコントローラにおいて、前記プログラミン
グ装置はアナログ値を直接指定入力するアナログキーを
有し、プログラマブルコントローラは該アナログキーか
らのアナログ指定値を前記入,出力ユニット毎のアナロ
グ入力値の最大値に対応したディジタル値に変換しシー
ケンスプログラムを作成する変換手段を備えることを特
徴とするプログラマブルコントローラ。 - 【請求項3】 アナログ入力指定値をシーケンスプロ
グラムのディジタル値に変換する機能を有するプログラ
マブルコントローラに接続されるプログミング装置であ
って、オペレータが直接アナログ値を指定入力するアナ
ログキーを設けたことを特徴とするプログラミング装置
。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1750291A JPH04256103A (ja) | 1991-02-08 | 1991-02-08 | プログラマブルコントローラ |
| EP19910121156 EP0498066A3 (en) | 1991-02-08 | 1991-12-10 | Programmable logic controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1750291A JPH04256103A (ja) | 1991-02-08 | 1991-02-08 | プログラマブルコントローラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04256103A true JPH04256103A (ja) | 1992-09-10 |
Family
ID=11945765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1750291A Pending JPH04256103A (ja) | 1991-02-08 | 1991-02-08 | プログラマブルコントローラ |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0498066A3 (ja) |
| JP (1) | JPH04256103A (ja) |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4327283B2 (ja) * | 1999-01-26 | 2009-09-09 | 株式会社キーエンス | プログラマブルコントローラ |
| US7119576B1 (en) | 2000-09-18 | 2006-10-10 | Altera Corporation | Devices and methods with programmable logic and digital signal processing regions |
| US7346644B1 (en) | 2000-09-18 | 2008-03-18 | Altera Corporation | Devices and methods with programmable logic and digital signal processing regions |
| US8620980B1 (en) | 2005-09-27 | 2013-12-31 | Altera Corporation | Programmable device with specialized multiplier blocks |
| US8266199B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8266198B2 (en) | 2006-02-09 | 2012-09-11 | Altera Corporation | Specialized processing block for programmable logic device |
| US8041759B1 (en) | 2006-02-09 | 2011-10-18 | Altera Corporation | Specialized processing block for programmable logic device |
| US8301681B1 (en) | 2006-02-09 | 2012-10-30 | Altera Corporation | Specialized processing block for programmable logic device |
| US7836117B1 (en) | 2006-04-07 | 2010-11-16 | Altera Corporation | Specialized processing block for programmable logic device |
| US7822799B1 (en) | 2006-06-26 | 2010-10-26 | Altera Corporation | Adder-rounder circuitry for specialized processing block in programmable logic device |
| US8386550B1 (en) | 2006-09-20 | 2013-02-26 | Altera Corporation | Method for configuring a finite impulse response filter in a programmable logic device |
| US8386553B1 (en) | 2006-12-05 | 2013-02-26 | Altera Corporation | Large multiplier for programmable logic device |
| US7930336B2 (en) | 2006-12-05 | 2011-04-19 | Altera Corporation | Large multiplier for programmable logic device |
| US7814137B1 (en) | 2007-01-09 | 2010-10-12 | Altera Corporation | Combined interpolation and decimation filter for programmable logic device |
| US7865541B1 (en) | 2007-01-22 | 2011-01-04 | Altera Corporation | Configuring floating point operations in a programmable logic device |
| US8650231B1 (en) | 2007-01-22 | 2014-02-11 | Altera Corporation | Configuring floating point operations in a programmable device |
| US8645450B1 (en) | 2007-03-02 | 2014-02-04 | Altera Corporation | Multiplier-accumulator circuitry and methods |
| US7949699B1 (en) | 2007-08-30 | 2011-05-24 | Altera Corporation | Implementation of decimation filter in integrated circuit device using ram-based data storage |
| US8959137B1 (en) | 2008-02-20 | 2015-02-17 | Altera Corporation | Implementing large multipliers in a programmable integrated circuit device |
| US8244789B1 (en) | 2008-03-14 | 2012-08-14 | Altera Corporation | Normalization of floating point operations in a programmable integrated circuit device |
| US8626815B1 (en) | 2008-07-14 | 2014-01-07 | Altera Corporation | Configuring a programmable integrated circuit device to perform matrix multiplication |
| US8255448B1 (en) | 2008-10-02 | 2012-08-28 | Altera Corporation | Implementing division in a programmable integrated circuit device |
| US8307023B1 (en) | 2008-10-10 | 2012-11-06 | Altera Corporation | DSP block for implementing large multiplier on a programmable integrated circuit device |
| US8805916B2 (en) | 2009-03-03 | 2014-08-12 | Altera Corporation | Digital signal processing circuitry with redundancy and bidirectional data paths |
| US8645449B1 (en) | 2009-03-03 | 2014-02-04 | Altera Corporation | Combined floating point adder and subtractor |
| US8549055B2 (en) | 2009-03-03 | 2013-10-01 | Altera Corporation | Modular digital signal processing circuitry with optionally usable, dedicated connections between modules of the circuitry |
| US8886696B1 (en) | 2009-03-03 | 2014-11-11 | Altera Corporation | Digital signal processing circuitry with redundancy and ability to support larger multipliers |
| US8706790B1 (en) | 2009-03-03 | 2014-04-22 | Altera Corporation | Implementing mixed-precision floating-point operations in a programmable integrated circuit device |
| US8468192B1 (en) | 2009-03-03 | 2013-06-18 | Altera Corporation | Implementing multipliers in a programmable integrated circuit device |
| US8650236B1 (en) | 2009-08-04 | 2014-02-11 | Altera Corporation | High-rate interpolation or decimation filter in integrated circuit device |
| US8396914B1 (en) | 2009-09-11 | 2013-03-12 | Altera Corporation | Matrix decomposition in an integrated circuit device |
| US8412756B1 (en) | 2009-09-11 | 2013-04-02 | Altera Corporation | Multi-operand floating point operations in a programmable integrated circuit device |
| US7948267B1 (en) | 2010-02-09 | 2011-05-24 | Altera Corporation | Efficient rounding circuits and methods in configurable integrated circuit devices |
| US8539016B1 (en) | 2010-02-09 | 2013-09-17 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8601044B2 (en) | 2010-03-02 | 2013-12-03 | Altera Corporation | Discrete Fourier Transform in an integrated circuit device |
| US8458243B1 (en) | 2010-03-03 | 2013-06-04 | Altera Corporation | Digital signal processing circuit blocks with support for systolic finite-impulse-response digital filtering |
| US8484265B1 (en) | 2010-03-04 | 2013-07-09 | Altera Corporation | Angular range reduction in an integrated circuit device |
| US8510354B1 (en) | 2010-03-12 | 2013-08-13 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8539014B2 (en) | 2010-03-25 | 2013-09-17 | Altera Corporation | Solving linear matrices in an integrated circuit device |
| US8589463B2 (en) | 2010-06-25 | 2013-11-19 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8862650B2 (en) | 2010-06-25 | 2014-10-14 | Altera Corporation | Calculation of trigonometric functions in an integrated circuit device |
| US8577951B1 (en) | 2010-08-19 | 2013-11-05 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8645451B2 (en) | 2011-03-10 | 2014-02-04 | Altera Corporation | Double-clocked specialized processing block in an integrated circuit device |
| US9600278B1 (en) | 2011-05-09 | 2017-03-21 | Altera Corporation | Programmable device using fixed and configurable logic to implement recursive trees |
| US8812576B1 (en) | 2011-09-12 | 2014-08-19 | Altera Corporation | QR decomposition in an integrated circuit device |
| US8949298B1 (en) | 2011-09-16 | 2015-02-03 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US9053045B1 (en) | 2011-09-16 | 2015-06-09 | Altera Corporation | Computing floating-point polynomials in an integrated circuit device |
| US8762443B1 (en) | 2011-11-15 | 2014-06-24 | Altera Corporation | Matrix operations in an integrated circuit device |
| US8543634B1 (en) | 2012-03-30 | 2013-09-24 | Altera Corporation | Specialized processing block for programmable integrated circuit device |
| WO2013168284A1 (ja) * | 2012-05-11 | 2013-11-14 | 三菱電機株式会社 | アナログ変換装置およびプログラマブルコントローラシステム |
| US9098332B1 (en) | 2012-06-01 | 2015-08-04 | Altera Corporation | Specialized processing block with fixed- and floating-point structures |
| US8996600B1 (en) | 2012-08-03 | 2015-03-31 | Altera Corporation | Specialized processing block for implementing floating-point multiplier with subnormal operation support |
| US9207909B1 (en) | 2012-11-26 | 2015-12-08 | Altera Corporation | Polynomial calculations optimized for programmable integrated circuit device structures |
| US9189200B1 (en) | 2013-03-14 | 2015-11-17 | Altera Corporation | Multiple-precision processing block in a programmable integrated circuit device |
| US9348795B1 (en) | 2013-07-03 | 2016-05-24 | Altera Corporation | Programmable device using fixed and configurable logic to implement floating-point rounding |
| US9379687B1 (en) | 2014-01-14 | 2016-06-28 | Altera Corporation | Pipelined systolic finite impulse response filter |
| US9684488B2 (en) | 2015-03-26 | 2017-06-20 | Altera Corporation | Combined adder and pre-adder for high-radix multiplier circuit |
| US10942706B2 (en) | 2017-05-05 | 2021-03-09 | Intel Corporation | Implementation of floating-point trigonometric functions in an integrated circuit device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2932394A1 (de) * | 1978-08-24 | 1980-02-28 | Texas Instruments Inc | Intelligente, programmierbare prozessteueranordnung |
| US4302820A (en) * | 1979-08-20 | 1981-11-24 | Allen-Bradley Company | Dual language programmable controller |
| GB2079492B (en) * | 1980-06-25 | 1984-06-06 | Yokogawa Electric Works Ltd | Programmable controller |
| JPS60198605A (ja) * | 1984-03-22 | 1985-10-08 | Fanuc Ltd | アナログ入力制御方式 |
| JP2685518B2 (ja) * | 1988-07-22 | 1997-12-03 | 株式会社日立製作所 | プログラマブルコントローラ |
-
1991
- 1991-02-08 JP JP1750291A patent/JPH04256103A/ja active Pending
- 1991-12-10 EP EP19910121156 patent/EP0498066A3/en not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| EP0498066A2 (en) | 1992-08-12 |
| EP0498066A3 (en) | 1993-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04256103A (ja) | プログラマブルコントローラ | |
| CN101025623A (zh) | 数值控制器 | |
| JP2022101877A (ja) | プログラム作成装置、プログラム作成方法、及びプログラム | |
| JPH10283020A (ja) | プログラマブル表示装置 | |
| JPS58181108A (ja) | 数値制御装置 | |
| US5702625A (en) | Encoder key input device for a microwave oven and interrupt processing method using the same | |
| EP1143335A1 (en) | A method and device for providing a user-defined parameter setting | |
| JPS6143725B2 (ja) | ||
| KR100396725B1 (ko) | 피엘씨 제어명령 단축 입력용 키보드 장치 | |
| JPH05177511A (ja) | 数値制御装置 | |
| JPH08314531A (ja) | コンピュータ制御による工作機械及び一般産業機械の補助周辺装置における動作条件変更装置 | |
| KR950008348Y1 (ko) | 공작기계의 공구번호 자동설정장치 | |
| JPH07120181B2 (ja) | 表示方式 | |
| JPH04290103A (ja) | 数値制御装置 | |
| KR200233753Y1 (ko) | 피엘씨 제어명령 단축 입력용 키보드 장치 | |
| JP3221509B2 (ja) | ロボット制御装置 | |
| JPS62276605A (ja) | ロボツト制御プログラムの変数入力方法 | |
| JPH06208406A (ja) | プログラマブルコントローラ | |
| JPS63211402A (ja) | Nc装置におけるデ−タ設定方式 | |
| JPH0455912A (ja) | Cncの画面切り換え方式 | |
| JPS59225433A (ja) | キ−入力装置 | |
| JPH0452718A (ja) | データ入力制御装置 | |
| JPH068764B2 (ja) | 空気圧基準信号発生器 | |
| JPH05162092A (ja) | 可搬式教示装置 | |
| JPS6356708A (ja) | 数値制御装置 |