JPH04257238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04257238A JPH04257238A JP3018643A JP1864391A JPH04257238A JP H04257238 A JPH04257238 A JP H04257238A JP 3018643 A JP3018643 A JP 3018643A JP 1864391 A JP1864391 A JP 1864391A JP H04257238 A JPH04257238 A JP H04257238A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polyimide
- polyimide film
- semiconductor device
- carbon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/29—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Wire Bonding (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高信頼性の半導体装置
を得るための半導体装置の製造方法に関する。
を得るための半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、素子の微細化，高密度化に伴って
、半導体素子の応力の影響を受け易くなっている。特に
、拡散工程後の実装工程で、半導体素子にかかる応力が
大きいため、この工程での応力を低減する目的でポリイ
ミド膜が応力緩和材として一般的に用いられている。
、半導体素子の応力の影響を受け易くなっている。特に
、拡散工程後の実装工程で、半導体素子にかかる応力が
大きいため、この工程での応力を低減する目的でポリイ
ミド膜が応力緩和材として一般的に用いられている。
【０００３】ここでは例として、拡散工程完了後、実装
工程の直前でポリイミド膜を形成する場合について説明
する。
工程の直前でポリイミド膜を形成する場合について説明
する。
【０００４】図２は、ボンディングパッド用のＡＩ（ア
ルミニウム）部分での断面図である。図２において、１
は単結晶シリコン、２はＳｉＯ２膜、３はＳｉ，Ｃｕを
含有したＡｌ膜、４はｐ−ＳｉＮ膜、５はポリイミド膜
、６はポリイミド変質層である。ここで、ボンディング
パッド用Ａｌ膜３の上に、保護膜としてｐ−ＳｉＮ膜４
が形成されており、さらにその上に応力緩和材としての
ポリイミド膜５が形成されている。ボンディングパッド
用Ａｌ膜３の上部のｐ−ＳｉＮ膜４とポリイミド膜５は
、その後のボンディングのため除去されている。ここで
、ポリイミド膜５は、Ａｌ膜３上を開孔した後、４００
℃で硬化して最終状態のポリイミド膜にするため、その
硬化の際の炭素系堆積物が先にポリイミド膜を開孔した
領域に堆積する。Ａｌ膜３上にこの炭素系堆積物が存在
すると、ボンディング材とＡｌ膜３の密着強度が劣化し
てしまうため、Ａｌ膜３上の炭素系堆積物を除去する目
的で、オゾンによるアッシングを行ない、先に開孔した
領域の炭素系堆積物を除去していた。
ルミニウム）部分での断面図である。図２において、１
は単結晶シリコン、２はＳｉＯ２膜、３はＳｉ，Ｃｕを
含有したＡｌ膜、４はｐ−ＳｉＮ膜、５はポリイミド膜
、６はポリイミド変質層である。ここで、ボンディング
パッド用Ａｌ膜３の上に、保護膜としてｐ−ＳｉＮ膜４
が形成されており、さらにその上に応力緩和材としての
ポリイミド膜５が形成されている。ボンディングパッド
用Ａｌ膜３の上部のｐ−ＳｉＮ膜４とポリイミド膜５は
、その後のボンディングのため除去されている。ここで
、ポリイミド膜５は、Ａｌ膜３上を開孔した後、４００
℃で硬化して最終状態のポリイミド膜にするため、その
硬化の際の炭素系堆積物が先にポリイミド膜を開孔した
領域に堆積する。Ａｌ膜３上にこの炭素系堆積物が存在
すると、ボンディング材とＡｌ膜３の密着強度が劣化し
てしまうため、Ａｌ膜３上の炭素系堆積物を除去する目
的で、オゾンによるアッシングを行ない、先に開孔した
領域の炭素系堆積物を除去していた。
【０００５】なお、炭素系堆積物の膜厚でボンディング
材の密着強度の間には、図３のような相関が存在するた
め、炭素系堆積物の膜厚は２０Å以下であることが好ま
しい。
材の密着強度の間には、図３のような相関が存在するた
め、炭素系堆積物の膜厚は２０Å以下であることが好ま
しい。
【０００６】以上の構造のＡｌボンディングパッドにお
いては、Ａｌパッド上の炭素系堆積物は除去できるが、
オゾンアッシング時にポリイミド膜５自体もオゾンアッ
シングされるため、ポリイミド膜５の表面の０．３μｍ
以下の領域にポリイミド変質層６ができてしまっていた
。
いては、Ａｌパッド上の炭素系堆積物は除去できるが、
オゾンアッシング時にポリイミド膜５自体もオゾンアッ
シングされるため、ポリイミド膜５の表面の０．３μｍ
以下の領域にポリイミド変質層６ができてしまっていた
。
【０００７】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、ポリイミド膜の硬化時に付着する炭素系堆
積物を除去する際に、ポリイミド膜の表面に変質層がで
きるため、その後のモールド材との密着性が劣化し、半
導体装置の信頼性上で課題があった。
の構成では、ポリイミド膜の硬化時に付着する炭素系堆
積物を除去する際に、ポリイミド膜の表面に変質層がで
きるため、その後のモールド材との密着性が劣化し、半
導体装置の信頼性上で課題があった。
【０００８】本発明は、このような課題を解決するもの
で、Ａｌパッドとボンディング材との密着強度を劣化さ
せることなく、ポリイミド膜とモールド材との密着性を
向上した半導体装置を提供することを目的とする。
で、Ａｌパッドとボンディング材との密着強度を劣化さ
せることなく、ポリイミド膜とモールド材との密着性を
向上した半導体装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置の製造方法は、ポリイミド膜の硬
化時にできた炭素系堆積物をオゾンアッシング法により
除去する工程と、そのオゾンアッシング時にできたポリ
イミド膜の表面のポリイミド変質層をボンディングパッ
ド用アルミニウム上にフォトレジストパターンを形成し
て保護しポリイミド剥離液によって除去する工程と、前
述のフォトレジストパターンを有機溶剤で除去する工程
とを少なくとも有する構成による。
に本発明の半導体装置の製造方法は、ポリイミド膜の硬
化時にできた炭素系堆積物をオゾンアッシング法により
除去する工程と、そのオゾンアッシング時にできたポリ
イミド膜の表面のポリイミド変質層をボンディングパッ
ド用アルミニウム上にフォトレジストパターンを形成し
て保護しポリイミド剥離液によって除去する工程と、前
述のフォトレジストパターンを有機溶剤で除去する工程
とを少なくとも有する構成による。
【００１０】
【作用】この構成によって、ポリイミド変質層をポリイ
ミド剥離液によって除去する際、ボンディングパッド用
アルミニウム上はフォトレジストで保護され、その後フ
ォトレジストを有機溶剤で除去すると、ポリイミド膜の
表面は損傷を受けない。
ミド剥離液によって除去する際、ボンディングパッド用
アルミニウム上はフォトレジストで保護され、その後フ
ォトレジストを有機溶剤で除去すると、ポリイミド膜の
表面は損傷を受けない。
【００１１】
【実施例】本発明の半導体装置の製造方法の一実施例を
図１を参照して説明する。
図１を参照して説明する。
【００１２】まず、図１（ａ）において単結晶シリコン
１上に、ＳｉＯ２２を９００〜１０００℃で５０００〜
１００００Å形成する。その後、ＳｉとＣｕを含有した
Ａｌをスパッタリング法でＳｉＯ２膜２上に堆積し、Ａ
ｌ膜３とする。この時のスパッタリングの条件は、圧力
５〜１０ｍＴｏｒｒ、パワー５〜１０ＫＷとし、Ａｌ膜
３の膜厚は０．５〜１．０μｍとする。その後、フォト
リソ法によって、所定の場所のみレジストを残し（図示
せず）、そのレジストをマスクにしてＡｌ膜３をエッチ
ングする。エッチング後、レジストをアッシングによっ
て除去する。その後、３８０〜４５０℃でＡｌ膜３のシ
ンタリングをＨ２雰囲気で行なう。その後、ｐ−ＳｉＮ
を全面に０．５〜１．５μｍ堆積してｐ−ＳｉＮ膜４を
形成する。ｐ−ＳｉＮ膜４堆積後、フォトリソ法によっ
て、ボンディングパッド用Ａｌ膜上以外の領域にレジス
トを残し、ドライエッチによってＡｌ膜３上のｐ−Ｓｉ
Ｎ膜４を除去する。その後、アッシングでレジストを除
去する。次に、３８０〜４５０℃のＨ２雰囲気で熱処理
を行ない、拡散工程を完了する。次に全面にワニス状の
ポリイミド前駆体（図示せず）をスピンコート法で５〜
１０μｍ塗布する。ここではネガ型感光性ポリイミドに
ついて説明する。その後、１００℃で数分溶剤を揮発さ
せて、ステッパーまたはプロジェクションアライナーで
露光を行なう。露光時間はステッパーで５００〜１００
０ＭＳＥＣとする。その後、露光された領域以外の領域
のポリイミド前駆体をＮＭＰ（Ｎ−メチル−２−ピロリ
ドン）を含む溶剤によって除去（現像）する。この時、
ボンディングパッド用Ａｌ膜３上のポリイミド前駆体は
除去しておく。現像後、Ｎ２雰囲気で３００〜４００℃
で前記ポリイミド前駆体を硬化させ、ポリイミド膜５に
する。この時、最終状態でのポリイミド膜５の膜厚は初
期のワニス状態での膜厚の半分程度になる。この硬化の
時に、ワニス状態で含まれていた溶剤および感光基が揮
発し、その一部がウエハ上に炭素系堆積物７となって付
着する。この時の膜厚は５０〜１００Å程度である。
１上に、ＳｉＯ２２を９００〜１０００℃で５０００〜
１００００Å形成する。その後、ＳｉとＣｕを含有した
Ａｌをスパッタリング法でＳｉＯ２膜２上に堆積し、Ａ
ｌ膜３とする。この時のスパッタリングの条件は、圧力
５〜１０ｍＴｏｒｒ、パワー５〜１０ＫＷとし、Ａｌ膜
３の膜厚は０．５〜１．０μｍとする。その後、フォト
リソ法によって、所定の場所のみレジストを残し（図示
せず）、そのレジストをマスクにしてＡｌ膜３をエッチ
ングする。エッチング後、レジストをアッシングによっ
て除去する。その後、３８０〜４５０℃でＡｌ膜３のシ
ンタリングをＨ２雰囲気で行なう。その後、ｐ−ＳｉＮ
を全面に０．５〜１．５μｍ堆積してｐ−ＳｉＮ膜４を
形成する。ｐ−ＳｉＮ膜４堆積後、フォトリソ法によっ
て、ボンディングパッド用Ａｌ膜上以外の領域にレジス
トを残し、ドライエッチによってＡｌ膜３上のｐ−Ｓｉ
Ｎ膜４を除去する。その後、アッシングでレジストを除
去する。次に、３８０〜４５０℃のＨ２雰囲気で熱処理
を行ない、拡散工程を完了する。次に全面にワニス状の
ポリイミド前駆体（図示せず）をスピンコート法で５〜
１０μｍ塗布する。ここではネガ型感光性ポリイミドに
ついて説明する。その後、１００℃で数分溶剤を揮発さ
せて、ステッパーまたはプロジェクションアライナーで
露光を行なう。露光時間はステッパーで５００〜１００
０ＭＳＥＣとする。その後、露光された領域以外の領域
のポリイミド前駆体をＮＭＰ（Ｎ−メチル−２−ピロリ
ドン）を含む溶剤によって除去（現像）する。この時、
ボンディングパッド用Ａｌ膜３上のポリイミド前駆体は
除去しておく。現像後、Ｎ２雰囲気で３００〜４００℃
で前記ポリイミド前駆体を硬化させ、ポリイミド膜５に
する。この時、最終状態でのポリイミド膜５の膜厚は初
期のワニス状態での膜厚の半分程度になる。この硬化の
時に、ワニス状態で含まれていた溶剤および感光基が揮
発し、その一部がウエハ上に炭素系堆積物７となって付
着する。この時の膜厚は５０〜１００Å程度である。
【００１３】次に図１（ｂ）に示すように、オゾンアッ
シングによって炭素系堆積物７を除去する。この時のオ
ゾンアッシング条件は、基板温度１８０〜２５０℃、ア
ッシング時間１０〜６０秒程度とする。この時、ポリイ
ミド膜５もオゾンアッシングされるため、表面に０．３
μｍ程度のポリイミド変質層６ができる。次に全面にレ
ジスト８を０．５〜１．０μｍスピンコート法で塗布す
る。その後、露光，現像によって所定の場所のみレジス
ト８を残すようにする。この時、Ａｌ膜３上にはレジス
ト８を残すようにする。
シングによって炭素系堆積物７を除去する。この時のオ
ゾンアッシング条件は、基板温度１８０〜２５０℃、ア
ッシング時間１０〜６０秒程度とする。この時、ポリイ
ミド膜５もオゾンアッシングされるため、表面に０．３
μｍ程度のポリイミド変質層６ができる。次に全面にレ
ジスト８を０．５〜１．０μｍスピンコート法で塗布す
る。その後、露光，現像によって所定の場所のみレジス
ト８を残すようにする。この時、Ａｌ膜３上にはレジス
ト８を残すようにする。
【００１４】次に図１（ｃ）に示すように、ポリイミド
剥離液でポリイミド膜５の表面の変質層６とポリイミド
膜５の一部を除去し、清浄なポリイミド膜５の表面を露
出させる。その後、レジスト８を１５〜２５℃のアセト
ンで除去する。アセトンでは、レジスト８以外の膜は変
質しないため、レジスト以外の膜に損傷を与えることな
く、レジスト８を除去できる。
剥離液でポリイミド膜５の表面の変質層６とポリイミド
膜５の一部を除去し、清浄なポリイミド膜５の表面を露
出させる。その後、レジスト８を１５〜２５℃のアセト
ンで除去する。アセトンでは、レジスト８以外の膜は変
質しないため、レジスト以外の膜に損傷を与えることな
く、レジスト８を除去できる。
【００１５】以上の構造のボンディングパッドにおいて
は、炭素系堆積物７除去のためのオゾンアッシングによ
ってできた変質層６を、ポリイミド剥離液によって除去
し、清浄なポリイミド膜５の表面を露出させることがで
きる。
は、炭素系堆積物７除去のためのオゾンアッシングによ
ってできた変質層６を、ポリイミド剥離液によって除去
し、清浄なポリイミド膜５の表面を露出させることがで
きる。
【００１６】なお、ポリイミド膜５の硬化時にできた炭
素系堆積物７をオゾンアッシング法により除去する際、
炭素系堆積物７を完全に除去する必要は必ずしもなく、
図３に示すように炭素系堆積物の膜厚が２０Å以下であ
ればよい。
素系堆積物７をオゾンアッシング法により除去する際、
炭素系堆積物７を完全に除去する必要は必ずしもなく、
図３に示すように炭素系堆積物の膜厚が２０Å以下であ
ればよい。
【００１７】
【発明の効果】以上のように本発明の半導体装置の製造
方法は、ポリイミド膜の硬化時にできた炭素系堆積物を
オゾンアッシング法により除去する工程と、そのオゾン
アッシング時にできたポリイミド膜の表面のポリイミド
変質層をボンディングパッド用アルミニウム上にフォト
レジストパターンを形成して保護しポリイミド剥離液に
よって除去する工程と、前述のフォトレジストパターン
を有機溶剤で除去する工程とを少なくとも有する構成に
よるので、清浄なポリイミド膜の表面を露出させ、かつ
炭素系堆積物を除去できるため、Ａｌ膜とボンディング
材との密着強度を劣化させることなく、その後のポリイ
ミド膜とモールド材との密着性が向上し、高信頼性の半
導体装置を提供できる。
方法は、ポリイミド膜の硬化時にできた炭素系堆積物を
オゾンアッシング法により除去する工程と、そのオゾン
アッシング時にできたポリイミド膜の表面のポリイミド
変質層をボンディングパッド用アルミニウム上にフォト
レジストパターンを形成して保護しポリイミド剥離液に
よって除去する工程と、前述のフォトレジストパターン
を有機溶剤で除去する工程とを少なくとも有する構成に
よるので、清浄なポリイミド膜の表面を露出させ、かつ
炭素系堆積物を除去できるため、Ａｌ膜とボンディング
材との密着強度を劣化させることなく、その後のポリイ
ミド膜とモールド材との密着性が向上し、高信頼性の半
導体装置を提供できる。
【図１】本発明の一実施例の半導体装置の製造方法を示
す工程断面図
す工程断面図
【図２】従来の半導体装置の断面図
【図３】炭素系堆積物の膜厚に対するＡｌパッドとボン
ディング材の密着強度の相関図
ディング材の密着強度の相関図
１ 単結晶シリコン
２ ＳｉＯ２膜
３ アルミニウム膜（Ｓｉ，Ｃｕ含有）４ ｐ−Ｓ
ｉＮ膜 ５ ポリイミド膜 ６ ポリイミド変質層 ７ 炭素系堆積物 ８ レジスト（フォトレジスト）
ｉＮ膜 ５ ポリイミド膜 ６ ポリイミド変質層 ７ 炭素系堆積物 ８ レジスト（フォトレジスト）
Claims (2)
- 【請求項１】絶縁膜としてのポリイミド膜の硬化時にで
きた炭素系堆積物をオゾンアッシング法により除去する
工程と、そのオゾンアッシング時にできたポリイミド膜
の表面のポリイミド変質層をボンディングパッド用アル
ミニウム上にフォトレジストパターンを形成して保護し
ポリイミド剥離液によって除去する工程と、前記フォト
レジストパターンを有機溶剤で除去する工程とを少なく
とも有することを特徴とする半導体装置の製造方法。 - 【請求項２】絶縁膜としてのポリイミド膜の硬化時にで
きた炭素系堆積物をオゾンアッシング法により除去する
工程が、ポリイミド膜の硬化時にできた炭素系堆積物の
膜厚が２０Å以下になるようにオゾンアッシング法によ
り除去する工程であることを特徴とする請求項１記載の
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018643A JPH04257238A (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3018643A JPH04257238A (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04257238A true JPH04257238A (ja) | 1992-09-11 |
Family
ID=11977290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3018643A Pending JPH04257238A (ja) | 1991-02-12 | 1991-02-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04257238A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508748B1 (ko) * | 1998-02-05 | 2005-11-11 | 삼성전자주식회사 | 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 |
| WO2008026328A1 (en) | 2006-08-30 | 2008-03-06 | Alps Electric Co., Ltd. | Magnetism detector and its manufacturing method |
-
1991
- 1991-02-12 JP JP3018643A patent/JPH04257238A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100508748B1 (ko) * | 1998-02-05 | 2005-11-11 | 삼성전자주식회사 | 반도체소자의 폴리이미드막 디스컴방법 및 재작업방법 |
| WO2008026328A1 (en) | 2006-08-30 | 2008-03-06 | Alps Electric Co., Ltd. | Magnetism detector and its manufacturing method |
| US7564238B2 (en) | 2006-08-30 | 2009-07-21 | Alps Electric Co., Ltd. | Magnetic detection device connecting element and detection circuit and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3962004A (en) | Pattern definition in an organic layer | |
| US4152195A (en) | Method of improving the adherence of metallic conductive lines on polyimide layers | |
| US5240878A (en) | Method for forming patterned films on a substrate | |
| JPS62185325A (ja) | リフト・オフ法 | |
| US6544904B1 (en) | Method of manufacturing semiconductor device | |
| JP3871923B2 (ja) | パターン形成方法及びそれを用いたアクティブマトリクス基板の製造方法 | |
| JPH04257238A (ja) | 半導体装置の製造方法 | |
| US6759317B2 (en) | Method of manufacturing semiconductor device having passivation film and buffer coating film | |
| US5209815A (en) | Method for forming patterned films on a substrate | |
| JPH04257239A (ja) | 半導体装置の製造方法 | |
| JPH09306901A (ja) | 半導体装置の製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JPH08274452A (ja) | 有機エッチング阻止層を使用した金属被覆された基板の製造方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| JP2901211B2 (ja) | 半導体装置の製造方法 | |
| KR950009291B1 (ko) | 시릴화된 레지스트의 박리방법 | |
| JPH06275511A (ja) | ポリイミドパターンの形成方法 | |
| JPH0443641A (ja) | 半導体素子の製造方法 | |
| JPH0237707A (ja) | 半導体装置の製造方法 | |
| JP3653960B2 (ja) | 半導体装置の製造方法 | |
| KR100206896B1 (ko) | 바이폴라 소자의 컨택형성 방법 | |
| JP3046114B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR19980048845A (ko) | 반도체소자의 패턴형성방법 | |
| JPH04179124A (ja) | 半導体装置の製造方法 | |
| JPH02178950A (ja) | 半導体装置の製造方法 |