JPH0428231A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0428231A JPH0428231A JP13320390A JP13320390A JPH0428231A JP H0428231 A JPH0428231 A JP H0428231A JP 13320390 A JP13320390 A JP 13320390A JP 13320390 A JP13320390 A JP 13320390A JP H0428231 A JPH0428231 A JP H0428231A
- Authority
- JP
- Japan
- Prior art keywords
- film
- protective film
- electrode
- wiring
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 230000001681 protective effect Effects 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 229920001721 polyimide Polymers 0.000 claims abstract description 16
- 239000011347 resin Substances 0.000 claims abstract description 13
- 229920005989 resin Polymers 0.000 claims abstract description 13
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 7
- 238000001020 plasma etching Methods 0.000 claims abstract description 7
- 239000004642 Polyimide Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 8
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 4
- 229910001882 dioxygen Inorganic materials 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract 1
- 229910052782 aluminium Inorganic materials 0.000 description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 239000007789 gas Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は半導体装置の製造方法に関し、特に半導体装置
の上層に耐湿性に優れた保護膜を形成する方法に関する
。
の上層に耐湿性に優れた保護膜を形成する方法に関する
。
一般に、半導体装置の組立工程において、半導体装置に
対する機械的損傷や、水分の浸入や汚染による半導体装
置の劣化を防ぐ目的で、半導体装置の最上層に耐湿性に
優れた保護膜を設けることが行われている。従来におけ
る、この種の保護膜の製造方法を第2図を用いて説明す
る。
対する機械的損傷や、水分の浸入や汚染による半導体装
置の劣化を防ぐ目的で、半導体装置の最上層に耐湿性に
優れた保護膜を設けることが行われている。従来におけ
る、この種の保護膜の製造方法を第2図を用いて説明す
る。
先ず、第2図(a)のように、表面に絶縁膜を有する半
導体基板1に、アルミニウム配線2およびアルミニウム
ボンディング電極3を形成する。
導体基板1に、アルミニウム配線2およびアルミニウム
ボンディング電極3を形成する。
その後、同図(b)のように、プラズマCVD法により
原料ガスとしてS i H4、NH3を導入し、圧力を
約l torr、温度を約300”Cとした条件にて約
1μmの膜厚のシリコンナイトライド膜を形成し、これ
を保護膜5とする。なお、原料ガスとしてSiH4,N
H,、N20を用いて同様の条件でシリコンオキシナイ
トライド膜を付け、これを保護膜としてもよい。
原料ガスとしてS i H4、NH3を導入し、圧力を
約l torr、温度を約300”Cとした条件にて約
1μmの膜厚のシリコンナイトライド膜を形成し、これ
を保護膜5とする。なお、原料ガスとしてSiH4,N
H,、N20を用いて同様の条件でシリコンオキシナイ
トライド膜を付け、これを保護膜としてもよい。
ついで、同図(C)のように、前記アルミニウムボンデ
ィング電極3を外部電極と接続するために、フォトレジ
スト6をマスクとしてアルミニウムボンディング電極3
上の保護膜5を選択除去する。この際の、エツチングガ
スとしては、酸素を含んだフッ化ガスを用いたプラズマ
エツチング法が利用される。
ィング電極3を外部電極と接続するために、フォトレジ
スト6をマスクとしてアルミニウムボンディング電極3
上の保護膜5を選択除去する。この際の、エツチングガ
スとしては、酸素を含んだフッ化ガスを用いたプラズマ
エツチング法が利用される。
ついで、同図(d)のように、フォ1へレジスト6を酸
素ガスを用いたプラズマ除去により除去することで、保
護膜5が完成される。
素ガスを用いたプラズマ除去により除去することで、保
護膜5が完成される。
〔発明が解決しようとする課題]
ところで、上述したような半導体装置においては、半導
体基板の表面に生じる段差はアルミニウム配線2やアル
ミニラ1、ボンディング電極3による段差が最も大きな
ものとなっている。また、回路の高集積化に伴って配線
間隔が小さくなる傾向にあり、前記した段差が更に顕著
なものとされている。この点、アルミニウム配線等の膜
厚を薄くして段差を緩和することが考えられるが、この
対策では回路の要求特性を満たずことが困難になり、し
かも回路の製造方法も変えてしまう度合いが大きいため
採用することはできない。
体基板の表面に生じる段差はアルミニウム配線2やアル
ミニラ1、ボンディング電極3による段差が最も大きな
ものとなっている。また、回路の高集積化に伴って配線
間隔が小さくなる傾向にあり、前記した段差が更に顕著
なものとされている。この点、アルミニウム配線等の膜
厚を薄くして段差を緩和することが考えられるが、この
対策では回路の要求特性を満たずことが困難になり、し
かも回路の製造方法も変えてしまう度合いが大きいため
採用することはできない。
したがって、このような段差の上層に前記したような保
護膜5を形成すると、この種の保護膜5に用いられるプ
ラズマCVD膜は、滑らかな基板表面に付けられた場合
は、非常に優れた性能を示すが、急峻で深い段差の側面
に(=jけられた場合には膜厚が薄く、膜質も悪いとい
う性質があるため、回路の微細化に伴って段差形状が厳
しくなると、保護膜の性能、特に耐湿性が劣化するとい
う問題が生じる。
護膜5を形成すると、この種の保護膜5に用いられるプ
ラズマCVD膜は、滑らかな基板表面に付けられた場合
は、非常に優れた性能を示すが、急峻で深い段差の側面
に(=jけられた場合には膜厚が薄く、膜質も悪いとい
う性質があるため、回路の微細化に伴って段差形状が厳
しくなると、保護膜の性能、特に耐湿性が劣化するとい
う問題が生じる。
本発明の目的は、半導体基板の表面段差を緩和して保護
膜の性能を向上させた半導体装置の製造方法を提供する
ことにある。
膜の性能を向上させた半導体装置の製造方法を提供する
ことにある。
本発明の製造方法は、半導体基板上に所要パターンの配
線や電極を形成する工程と、全面にポリイミド等の樹脂
膜を形成して前記配線や電極を覆う工程と、前記樹脂膜
をプラズマエツチング法によりエツチングし、前記配線
や電極間にのみ前記樹脂膜を残す工程と、前記配線や電
極および樹脂膜を含む全面にプラズマCVD法により保
護膜を形成する工程とを含んでいる。
線や電極を形成する工程と、全面にポリイミド等の樹脂
膜を形成して前記配線や電極を覆う工程と、前記樹脂膜
をプラズマエツチング法によりエツチングし、前記配線
や電極間にのみ前記樹脂膜を残す工程と、前記配線や電
極および樹脂膜を含む全面にプラズマCVD法により保
護膜を形成する工程とを含んでいる。
本発明方法によれば、配線や電極間に残された樹脂膜に
よって半導体基板の表面の段差を緩和するため、上層に
形成される保護膜を平坦状態に形成することが可能とな
り、保護膜の性能を十分に発揮させることが可能となる
。
よって半導体基板の表面の段差を緩和するため、上層に
形成される保護膜を平坦状態に形成することが可能とな
り、保護膜の性能を十分に発揮させることが可能となる
。
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例を工程順に示す縦断面図であ
る。
る。
先ず、第1図(a)のように、表面に絶縁膜を有する半
導体基板Iの表面に既知の方法にてアルミニウム配線2
やアルミニウムボンディング電極3を形成した後、約2
00cpのポリイミド溶液を基板表面に滴下し、毎分5
000回転にて30秒間スピン塗布する。この後、10
0°C,1時間、250°C30秒間、400°C,1
時間それぞれ窒素中にて加熱することにより、前記アル
ミニウム配線2やアルミニウムボンディング電極3を覆
う膜厚1.5μmのポリイミド膜4を形成する。
導体基板Iの表面に既知の方法にてアルミニウム配線2
やアルミニウムボンディング電極3を形成した後、約2
00cpのポリイミド溶液を基板表面に滴下し、毎分5
000回転にて30秒間スピン塗布する。この後、10
0°C,1時間、250°C30秒間、400°C,1
時間それぞれ窒素中にて加熱することにより、前記アル
ミニウム配線2やアルミニウムボンディング電極3を覆
う膜厚1.5μmのポリイミド膜4を形成する。
次いで、直径約60cmの平行平板型リアクティブイオ
ンエッヂング装置(図示せず)にて酸素ガスを導入し、
圧力10paにし、/1.OOWの高周波電力を印加し
て同図(b)のように、前記ポリイミド膜4をエツチン
グする。このとき、ポリイミド膜4のエツチングレート
は毎分1500人であり、8分間エツチングを行なう。
ンエッヂング装置(図示せず)にて酸素ガスを導入し、
圧力10paにし、/1.OOWの高周波電力を印加し
て同図(b)のように、前記ポリイミド膜4をエツチン
グする。このとき、ポリイミド膜4のエツチングレート
は毎分1500人であり、8分間エツチングを行なう。
これによってアルミニウム配線2やアルミニウムボンデ
ィング電極3間にのみポリイミド膜4を残し、この残さ
れたポリイミド膜4により前記アルミニラ1、配線2や
アルミニウムボンディング電極3の段差を緩和させる。
ィング電極3間にのみポリイミド膜4を残し、この残さ
れたポリイミド膜4により前記アルミニラ1、配線2や
アルミニウムボンディング電極3の段差を緩和させる。
次いで、同図(C)のように、プラズマCVD法を用い
、NH3とSiT]4とN2ガスを用いた既知の方法に
より、保護膜としてのシリコンナイトライド膜(シリコ
ン窒化膜)5を1μmの厚さに形成する。
、NH3とSiT]4とN2ガスを用いた既知の方法に
より、保護膜としてのシリコンナイトライド膜(シリコ
ン窒化膜)5を1μmの厚さに形成する。
次いで、同図(d)のように、全面にフォトレジスト6
を塗布し、アルミニウムボンディング電極3上に窓を開
口し、かつこのフォトレジスト6を利用したフォトリソ
グラフィ法を用いてアルミニウムボンディング電極3上
のシリコンナイトライド膜5を選択的に除去する。除去
方法としては、枚葉型プラズマエツチング装置を用い、
酸素を20%含んだCF4ガスを用いて圧力Q、5to
rrにし、200Wの高周波電力を用いることによって
3分間でエツチングされる。
を塗布し、アルミニウムボンディング電極3上に窓を開
口し、かつこのフォトレジスト6を利用したフォトリソ
グラフィ法を用いてアルミニウムボンディング電極3上
のシリコンナイトライド膜5を選択的に除去する。除去
方法としては、枚葉型プラズマエツチング装置を用い、
酸素を20%含んだCF4ガスを用いて圧力Q、5to
rrにし、200Wの高周波電力を用いることによって
3分間でエツチングされる。
さらに、同図(e)のように、酸素プラズマを用いた通
常のレジストプラズマ除去装置にてフォトレジスト6を
除去する。これにより、略平坦な状態の保護膜5が完成
される。
常のレジストプラズマ除去装置にてフォトレジスト6を
除去する。これにより、略平坦な状態の保護膜5が完成
される。
なお、アルミニウムボンディング電極3の露呈面は外部
電極との電気接続を行うために利用されるものであるこ
とは言うまでもない。
電極との電気接続を行うために利用されるものであるこ
とは言うまでもない。
したがって、このように形成される保護膜5は、アルミ
ニウム配線2やアルミニウムボンディング電極3の段差
がポリイミド膜4によって緩和されるため、保護膜5は
平坦な状態で形成されることになり、耐湿性等の優れた
性能を発揮させることができる。これにより、半導体装
置の表面保護機能を十分に発揮させ、半導体装置の耐湿
性等の信頼性を向上させることが可能となる。
ニウム配線2やアルミニウムボンディング電極3の段差
がポリイミド膜4によって緩和されるため、保護膜5は
平坦な状態で形成されることになり、耐湿性等の優れた
性能を発揮させることができる。これにより、半導体装
置の表面保護機能を十分に発揮させ、半導体装置の耐湿
性等の信頼性を向上させることが可能となる。
なお、ポリイミド膜4のエツチング方法とじては、枚葉
型プラズマエツチング装置を用い、酸素ガスを導入し、
0.5torrの圧力にし、かつ半導体基板を100°
Cに加熱した条件にてエツチングしてもよい。この場合
のポリイミド膜のエツチングレートは毎分約300OA
であり、約3.5分のエツチングを行うことにより良好
なエツチングができる。
型プラズマエツチング装置を用い、酸素ガスを導入し、
0.5torrの圧力にし、かつ半導体基板を100°
Cに加熱した条件にてエツチングしてもよい。この場合
のポリイミド膜のエツチングレートは毎分約300OA
であり、約3.5分のエツチングを行うことにより良好
なエツチングができる。
また、シリコンナイトライド膜の代わりにプラズマCV
D法によって成膜可能なプラズマオキシナイトライドを
利用してもよい。
D法によって成膜可能なプラズマオキシナイトライドを
利用してもよい。
以上説明したように本発明は、半導体基板上に形成した
配線や電極間に樹脂膜を残した状態で全面にプラズマC
VD法により保護膜を形成しているので、配線や電極間
に残された樹脂膜によって半導体基板の表面の段差を緩
和することができ、保護膜を平坦状態に形成することを
可能にして、保護膜の性能を十分に発揮させ、耐湿性等
の信頼性を高め半導体装置を製造することができる効果
がある。
配線や電極間に樹脂膜を残した状態で全面にプラズマC
VD法により保護膜を形成しているので、配線や電極間
に残された樹脂膜によって半導体基板の表面の段差を緩
和することができ、保護膜を平坦状態に形成することを
可能にして、保護膜の性能を十分に発揮させ、耐湿性等
の信頼性を高め半導体装置を製造することができる効果
がある。
また、この場合、電極上には樹脂膜が存在していないた
め、電極上に開口を設けた場合でも、保護膜の開口部分
から内部への水分の侵入を防ぐことができ、耐湿性を劣
化させることはない。
め、電極上に開口を設けた場合でも、保護膜の開口部分
から内部への水分の侵入を防ぐことができ、耐湿性を劣
化させることはない。
第1図(a)ないしくe)は本発明の製造方法を工程順
に示す断面図、第2図(a)ないしくd)は従来の製造
方法を工程順に示す断面図である。 1・・・半導体基板、2・・・アルミニウム配線、3・
・・アルミニウムボンディング電極、4・・・ポリイミ
ド膜、5・・・保護膜(シリコンナイトライド膜)、6
・・・フォトレジスト。 塚
に示す断面図、第2図(a)ないしくd)は従来の製造
方法を工程順に示す断面図である。 1・・・半導体基板、2・・・アルミニウム配線、3・
・・アルミニウムボンディング電極、4・・・ポリイミ
ド膜、5・・・保護膜(シリコンナイトライド膜)、6
・・・フォトレジスト。 塚
Claims (1)
- 1、半導体基板上に所要パターンの配線や電極を形成す
る工程と、全面にポリイミド等の樹脂膜を形成して前記
配線や電極を覆う工程と、前記樹脂膜をプラズマエッチ
ング法によりエッチングし、前記配線や電極間にのみ前
記樹脂膜を残す工程と、前記配線や電極および樹脂膜を
含む全面にプラズマCVD法により保護膜を形成する工
程とを含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13320390A JPH0428231A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13320390A JPH0428231A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0428231A true JPH0428231A (ja) | 1992-01-30 |
Family
ID=15099144
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13320390A Pending JPH0428231A (ja) | 1990-05-23 | 1990-05-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0428231A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1128323A2 (en) | 1999-12-27 | 2001-08-29 | Seiko Epson Corporation | Printer, printing method, and data storage medium |
| KR100353328B1 (ko) * | 1999-03-15 | 2002-09-18 | 주성엔지니어링(주) | TiN 박막 형성방법 |
| EP1615305A1 (en) * | 2004-07-06 | 2006-01-11 | Seiko Epson Corporation | VCSEL or LED with resin around the central portion to lower capacitance |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| CN103579303A (zh) * | 2012-08-02 | 2014-02-12 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
-
1990
- 1990-05-23 JP JP13320390A patent/JPH0428231A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115284B2 (en) | 1996-12-04 | 2012-02-14 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument |
| US7470979B2 (en) | 1996-12-04 | 2008-12-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7511362B2 (en) | 1996-12-04 | 2009-03-31 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7842598B2 (en) | 1996-12-04 | 2010-11-30 | Seiko Epson Corporation | Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument |
| US7888260B2 (en) | 1996-12-04 | 2011-02-15 | Seiko Epson Corporation | Method of making electronic device |
| KR100353328B1 (ko) * | 1999-03-15 | 2002-09-18 | 주성엔지니어링(주) | TiN 박막 형성방법 |
| EP1128323A2 (en) | 1999-12-27 | 2001-08-29 | Seiko Epson Corporation | Printer, printing method, and data storage medium |
| EP1615305A1 (en) * | 2004-07-06 | 2006-01-11 | Seiko Epson Corporation | VCSEL or LED with resin around the central portion to lower capacitance |
| US7312476B2 (en) | 2004-07-06 | 2007-12-25 | Seiko Epson Corporation | Optical element and its manufacturing method |
| CN100409515C (zh) * | 2004-07-06 | 2008-08-06 | 精工爱普生株式会社 | 光元件及其制造方法 |
| CN103579303A (zh) * | 2012-08-02 | 2014-02-12 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
| JP2014033053A (ja) * | 2012-08-02 | 2014-02-20 | Toyota Motor Corp | 半導体装置及びその製造方法 |
| CN103579303B (zh) * | 2012-08-02 | 2017-06-06 | 丰田自动车株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
| JPS6030153A (ja) | 半導体装置 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH0428231A (ja) | 半導体装置の製造方法 | |
| US6174824B1 (en) | Post-processing a completed semiconductor device | |
| US6740471B1 (en) | Photoresist adhesion improvement on metal layer after photoresist rework by extra N2O treatment | |
| KR20000045442A (ko) | 반도체소자의 콘택 형성방법 | |
| JP2882065B2 (ja) | 半導体装置の製造方法 | |
| JPH098078A (ja) | 外部導出用パッドの形成方法 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| JP3197315B2 (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JP2950059B2 (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JP2991388B2 (ja) | 半導体装置の製造方法 | |
| JPS63260053A (ja) | 半導体装置の製造方法 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| KR20010086687A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPH0290616A (ja) | 層間絶縁膜スルーホール形成方法 | |
| JPH04290460A (ja) | 半導体装置の製造方法 | |
| JPH1012616A (ja) | 半導体装置の製造方法 | |
| JPH06236863A (ja) | 半導体装置の製造方法 | |
| JPH06260485A (ja) | 半導体装置及び半導体装置の製造方法 |