JPH0425729B2 - - Google Patents
Info
- Publication number
- JPH0425729B2 JPH0425729B2 JP57233802A JP23380282A JPH0425729B2 JP H0425729 B2 JPH0425729 B2 JP H0425729B2 JP 57233802 A JP57233802 A JP 57233802A JP 23380282 A JP23380282 A JP 23380282A JP H0425729 B2 JPH0425729 B2 JP H0425729B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- signal line
- differential current
- flows
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ジヨセフソン集積回路に於ける信号
を検出するのに好適なパルス・エツジ検出回路に
関する。
を検出するのに好適なパルス・エツジ検出回路に
関する。
従来技術と問題点
一般に、パルス・エツジ検出回路は、第１図に
見られるように、パルス・エツジ検出回路Ｄに時
刻t1で立ち上がり、時刻t2で立ち下がる信号パル
スPinが入力されると、該信号パルスPinの例え
ば立ち下がり（或いは立ち上がり）を検出して時
刻t2（或いはt1）に信号Poutを出力して後段の回
路に信号パルスPinに於けるエツジの検出を伝達
するように動作する。
見られるように、パルス・エツジ検出回路Ｄに時
刻t1で立ち上がり、時刻t2で立ち下がる信号パル
スPinが入力されると、該信号パルスPinの例え
ば立ち下がり（或いは立ち上がり）を検出して時
刻t2（或いはt1）に信号Poutを出力して後段の回
路に信号パルスPinに於けるエツジの検出を伝達
するように動作する。
パルス・エツジ検出回路Ｄを具体的に表わすと
第２図に見られる通りである。
第２図に見られる通りである。
図に於いて、Sinは入力信号線、Soutは出力信
号線、Sbはバイアス電流供給線、L0は１次側イ
ンダクタ、L1は２次側インダクタ、Ｌはインダ
クタ、Rp及びRfは抵抗、Ａ，Ｂ，Ｃはジヨセフ
ソン接合、IS，IL，IO，IP，IB，φSは電流をそれぞ
れ示している。
号線、Sbはバイアス電流供給線、L0は１次側イ
ンダクタ、L1は２次側インダクタ、Ｌはインダ
クタ、Rp及びRfは抵抗、Ａ，Ｂ，Ｃはジヨセフ
ソン接合、IS，IL，IO，IP，IB，φSは電流をそれぞ
れ示している。
第３図は第２図に見られる回路に於ける主要信
号に関するタイミング・チヤートであり、次に、
このタイミング・チヤートを参照しつつ動作を説
明する。
号に関するタイミング・チヤートであり、次に、
このタイミング・チヤートを参照しつつ動作を説
明する。
先ず、初期状態である時刻t0では電流IPはジヨ
セフソン接合Ａに流れる為、バイアス電流IBは殆
ど流れない。これは、バイアス電流供給線Sbの
インダクタンスが出力信号線Soutに於けるそれ
よりも大であることに依る。
セフソン接合Ａに流れる為、バイアス電流IBは殆
ど流れない。これは、バイアス電流供給線Sbの
インダクタンスが出力信号線Soutに於けるそれ
よりも大であることに依る。
次に、時刻t1に於いて制御電流φSが流れるとジ
ヨセフソン接合Ａがスイツチして電流はバイアス
電流供給線Sbに転送され、ジヨセフソン接合Ｃ
（２個）にバイアス電流IBが流れる。
ヨセフソン接合Ａがスイツチして電流はバイアス
電流供給線Sbに転送され、ジヨセフソン接合Ｃ
（２個）にバイアス電流IBが流れる。
前記のような状態で、時刻t2に入力信号線Sin
へ信号パルス電流ISが伝播してきたとすると、入
力信号線Sinと磁気結合している接合Ｂ及びＣと
抵抗Rfを含むインダクタンス・ループに負の微
分電流ILが流れる。
へ信号パルス電流ISが伝播してきたとすると、入
力信号線Sinと磁気結合している接合Ｂ及びＣと
抵抗Rfを含むインダクタンス・ループに負の微
分電流ILが流れる。
この微分電流ILがバイアス電流IBに対してそれ
を打ち消す方向に働くものとするジヨセフソン接
合Ｃはスイツチしない。
を打ち消す方向に働くものとするジヨセフソン接
合Ｃはスイツチしない。
然し乍ら、時刻t3に於いて、信号パルス電流IS
が立ち下がると正の微分電流ILが流れる。この場
合、電流ILとIBとは足し合される為、ジヨセフソ
ン接合Ｃがスイツチして電流は出力信号線Sout
に向かう。この時点で出力信号電流IOが流れ、後
段に信号が伝達されることになる。
が立ち下がると正の微分電流ILが流れる。この場
合、電流ILとIBとは足し合される為、ジヨセフソ
ン接合Ｃがスイツチして電流は出力信号線Sout
に向かう。この時点で出力信号電流IOが流れ、後
段に信号が伝達されることになる。
この回路に於ける接合Ｂ、抵抗Rf及びRbはそ
れぞれ次のような役割を果している。
れぞれ次のような役割を果している。
即ち、接合Ｂは、微分電流ILを接合電流Ｂの臨
界電流値で制限している。抵抗Rfは微分電流ILを
調節している。抵抗Rpはジヨセフソン接合Ｃが
スイツチした際に出力信号線Soutに転送される
電流のダンピング効果を与えている。
界電流値で制限している。抵抗Rfは微分電流ILを
調節している。抵抗Rpはジヨセフソン接合Ｃが
スイツチした際に出力信号線Soutに転送される
電流のダンピング効果を与えている。
さて、第２図に示した従来例の回路では、入力
信号線Sinと磁気結合している２次側のジヨセフ
ソン接合CB及びＣを含むインダクタンス・ルー
プとジヨセフソン接合Ｃにバイアス電流IBを流す
為のバイアス電流供給線Sbとが分離（アイソレ
ーシヨン）されていないことが問題である。即
ち、前記従来例の構成では、ジヨセフソン接合Ｃ
がスイツチする際に生ずる出力信号線Soutへの
転送電流がジヨセフソン接合Ｂを含む２次側のイ
ンダクタンス・ループに流れてしまい、出力信号
線Sbの後段に伝達する出力信号電流IOが減少する
ことになり、その結果、後段の回路の動作が不安
定になるものである。
信号線Sinと磁気結合している２次側のジヨセフ
ソン接合CB及びＣを含むインダクタンス・ルー
プとジヨセフソン接合Ｃにバイアス電流IBを流す
為のバイアス電流供給線Sbとが分離（アイソレ
ーシヨン）されていないことが問題である。即
ち、前記従来例の構成では、ジヨセフソン接合Ｃ
がスイツチする際に生ずる出力信号線Soutへの
転送電流がジヨセフソン接合Ｂを含む２次側のイ
ンダクタンス・ループに流れてしまい、出力信号
線Sbの後段に伝達する出力信号電流IOが減少する
ことになり、その結果、後段の回路の動作が不安
定になるものである。
発明の目的
本発明は、ジヨセフソン素子を用いて構成した
パルス・エツジ検出回路に於いて、入力信号線と
出力信号線とを完全に分離し、充分な出力信号電
流を後段の回路に送出することが出来るようにし
て、該後段の回路の安定な動作に寄与させようと
するものである。
パルス・エツジ検出回路に於いて、入力信号線と
出力信号線とを完全に分離し、充分な出力信号電
流を後段の回路に送出することが出来るようにし
て、該後段の回路の安定な動作に寄与させようと
するものである。
発明の実施例
第４図は本発明一実施例の要部回路図であり、
第２図に関して説明した部分と同部分は同記号で
指示してある。
第２図に関して説明した部分と同部分は同記号で
指示してある。
図に於いて、Ｊ１及びＪ２は非対称（Ｊ１≠Ｊ
２）SQUID（Superconducting Quantum
Interference Device：量子干渉素子）を構成す
る２接合ジヨセフソン素子、L2及びL3はインダ
クタ、R1及びRLは抵抗、IRは負荷電流、Ｍはミ
ユーチヤル・インダクタンスをそれぞれ示してい
る。
２）SQUID（Superconducting Quantum
Interference Device：量子干渉素子）を構成す
る２接合ジヨセフソン素子、L2及びL3はインダ
クタ、R1及びRLは抵抗、IRは負荷電流、Ｍはミ
ユーチヤル・インダクタンスをそれぞれ示してい
る。
第５図は第４図に示した本発明一実施例に於け
る主要信号に関するタイミング・チヤート、第６
図は非対称SQUIDの閾値特性を表わす線図であ
つて、次にこれ等の図を参照しつつ動作を説明す
る。
る主要信号に関するタイミング・チヤート、第６
図は非対称SQUIDの閾値特性を表わす線図であ
つて、次にこれ等の図を参照しつつ動作を説明す
る。
今、本実施例には、クロツク・パルスに同期し
たバイアス電流IBが流れているものとする。
たバイアス電流IBが流れているものとする。
バイアス電流IBがながれている間に入力信号パ
ルス電流ISが流れるとインダクタL1，L2及び抵抗
R1からなる微分電流生成ループに入力信号パル
ス電流ISの微分電流ILが流れるものである。前記
微分電流生成ループはSQUIDと磁気結合させて
あるから微分電流ILはSQUIDに対する制御電流
となり、第６図に示されている動作点は点Ｐ１か
ら点Ｐ２に移動する。尚、この時、微分電流ILが
負である為SQUIDはスイツチしない。
ルス電流ISが流れるとインダクタL1，L2及び抵抗
R1からなる微分電流生成ループに入力信号パル
ス電流ISの微分電流ILが流れるものである。前記
微分電流生成ループはSQUIDと磁気結合させて
あるから微分電流ILはSQUIDに対する制御電流
となり、第６図に示されている動作点は点Ｐ１か
ら点Ｐ２に移動する。尚、この時、微分電流ILが
負である為SQUIDはスイツチしない。
次に、入力信号パルス電流ISが立ち下がつて零
電流状態に転移したとすると、前記微分電流生成
ループには前記とは逆に正の微分電流ILが流れ、
動作点は点Ｐ３に移動する。この時、閾値曲線を
横切ることになるからSQUIDはスイツチし、電
流が負荷抵抗RLに転送され負荷電流ILとして流れ
ることになる。
電流状態に転移したとすると、前記微分電流生成
ループには前記とは逆に正の微分電流ILが流れ、
動作点は点Ｐ３に移動する。この時、閾値曲線を
横切ることになるからSQUIDはスイツチし、電
流が負荷抵抗RLに転送され負荷電流ILとして流れ
ることになる。
このようにして、入力信号パルス電流ISの立ち
下がりエツジを検出することが出来る。尚、イン
ダクタL0及びL1の結合極性を図示例と逆にする
と立ち上がりエツジも検出することが可能であ
る。
下がりエツジを検出することが出来る。尚、イン
ダクタL0及びL1の結合極性を図示例と逆にする
と立ち上がりエツジも検出することが可能であ
る。
本実施例に於けるSQUIDとその制御を行なう
微分電流生成ループとは磁気結合の形態をとつて
いるから、入出力が完全に分離されていることは
理解できよう。
微分電流生成ループとは磁気結合の形態をとつて
いるから、入出力が完全に分離されていることは
理解できよう。
発明の効果
本発明に依れば、入力信号線と磁気結合したイ
ンダクタ及び抵抗を有する微分電流生成ループ
と、該微分電流生成と磁気結合され微分電流で制
御される非対称SQUIDとを備えてなることを特
徴とするパルス・エツジ検出回路が提供され、該
回路では、入力側である入力信号線や微分電流生
成ループと出力側である非対称SQUIDとは完全
に分離されているので、入力側の電流の影響で出
力側に於ける負荷電流、即ち、出力信号電流が減
少することは皆無となり、後段の回路には充分な
電流が与えられるので該回路の動作が不安定にな
ることはない。
ンダクタ及び抵抗を有する微分電流生成ループ
と、該微分電流生成と磁気結合され微分電流で制
御される非対称SQUIDとを備えてなることを特
徴とするパルス・エツジ検出回路が提供され、該
回路では、入力側である入力信号線や微分電流生
成ループと出力側である非対称SQUIDとは完全
に分離されているので、入力側の電流の影響で出
力側に於ける負荷電流、即ち、出力信号電流が減
少することは皆無となり、後段の回路には充分な
電流が与えられるので該回路の動作が不安定にな
ることはない。
第１図はパルス・エツジ検出回路の動作を説明
する説明図、第２図は従来のパルス・エツジ検出
回路を具体的に表した要部回路図、第３図は第２
図に示したパルス・エツジ検出回路の動作を説明
する為の主要信号に関するタイミング・チヤー
ト、第４図は本発明一実施例の要部回路図、第５
図は第４図に示した実施例の動作を説明する為の
主要信号に関するタイミング・チヤート、第６図
は同じく第４図に示した実施例の動作を説明する
為の閾値特性を表わす線図である。 図に於いて、Ｊ１及びＪ２は非対称SQUIDを
構成するジヨセフソン素子、L0，L1，L2，L3は
インダクタ、R1及びRLは抵抗、Sinは入力信号
線、Soutは出力信号線、Sbはバイアス電流供給
源、Ｍはミユーチヤル・インダクタンス、ISは信
号パルス電流、ILは微分電流、IRは負荷電流、IB
はバイアス電流である。
する説明図、第２図は従来のパルス・エツジ検出
回路を具体的に表した要部回路図、第３図は第２
図に示したパルス・エツジ検出回路の動作を説明
する為の主要信号に関するタイミング・チヤー
ト、第４図は本発明一実施例の要部回路図、第５
図は第４図に示した実施例の動作を説明する為の
主要信号に関するタイミング・チヤート、第６図
は同じく第４図に示した実施例の動作を説明する
為の閾値特性を表わす線図である。 図に於いて、Ｊ１及びＪ２は非対称SQUIDを
構成するジヨセフソン素子、L0，L1，L2，L3は
インダクタ、R1及びRLは抵抗、Sinは入力信号
線、Soutは出力信号線、Sbはバイアス電流供給
源、Ｍはミユーチヤル・インダクタンス、ISは信
号パルス電流、ILは微分電流、IRは負荷電流、IB
はバイアス電流である。
Claims (1)
- １ 入力信号線と磁気結合したインダクタ及び抵
抗を有する微分電流生成ループと、該微分電流生
成ループと磁気結合され微分電流で制御される非
対称SQUIDとを備えてなることを特徴とするパ
ルス・エツジ検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233802A JPS59125120A (ja) | 1982-12-30 | 1982-12-30 | パルス・エッジ検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57233802A JPS59125120A (ja) | 1982-12-30 | 1982-12-30 | パルス・エッジ検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59125120A JPS59125120A (ja) | 1984-07-19 |
| JPH0425729B2 true JPH0425729B2 (ja) | 1992-05-01 |
Family
ID=16960807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57233802A Granted JPS59125120A (ja) | 1982-12-30 | 1982-12-30 | パルス・エッジ検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59125120A (ja) |
-
1982
- 1982-12-30 JP JP57233802A patent/JPS59125120A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59125120A (ja) | 1984-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7724020B2 (en) | Single flux quantum circuits | |
| US5841313A (en) | Switch with programmable delay | |
| EP4135197A1 (en) | Circuits for converting sfq-based rz and nrz signaling to bilevel voltage nrz signaling | |
| JPS58108830A (ja) | ジヨセフソン論理集積回路 | |
| JPH0425729B2 (ja) | ||
| US5757210A (en) | Comparator with latch | |
| GB2078046A (en) | Superconductive logic circuit | |
| US4489424A (en) | Frequency divider making use of Josephson junction circuits | |
| JP2001251178A (ja) | 単一磁束量子論理回路 | |
| JPH043131B2 (ja) | ||
| JPH0310199B2 (ja) | ||
| JPS622732B2 (ja) | ||
| JPS60254915A (ja) | ジヨセフソンフリツプフロツプ回路 | |
| JPS59103430A (ja) | ジヨセフソン回路 | |
| JPS6089126A (ja) | 超電導論理回路 | |
| JPS59167124A (ja) | 超電導排他論理和回路 | |
| JPH0342020B2 (ja) | ||
| JPS6182533A (ja) | インバ−タ | |
| JPS6367773B2 (ja) | ||
| JPS603795B2 (ja) | ジヨゼフソン接合への磁界バイアス方式 | |
| JPS6094533A (ja) | 超伝導論理回路 | |
| JPS58115934A (ja) | 超伝導論理回路 | |
| JPH0626302B2 (ja) | ジヨセフソンマスタ−スレ−ブフリツプフロツプ | |
| JPH0342809B2 (ja) | ||
| JPS62180968U (ja) |