JPS6089126A - 超電導論理回路 - Google Patents
超電導論理回路Info
- Publication number
- JPS6089126A JPS6089126A JP19605683A JP19605683A JPS6089126A JP S6089126 A JPS6089126 A JP S6089126A JP 19605683 A JP19605683 A JP 19605683A JP 19605683 A JP19605683 A JP 19605683A JP S6089126 A JPS6089126 A JP S6089126A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- superconducting
- logic circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/195—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices
- H03K19/1952—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using superconductive devices with electro-magnetic coupling of the control current
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は超屯導削理回路に関し、ｌ［ケにジョセフソン
素子を用いた簡単な傳或で高速の動作を可能とした超′
咀導削理回路に関する。
素子を用いた簡単な傳或で高速の動作を可能とした超′
咀導削理回路に関する。
超伝導転移親電の一面の超゛屯導現象を応用した超電導
論理回路（以下、単に「調理回路」という）としては、
ジョセフソン素子を用いたものかり］られている。ジョ
セフソフ、Ａ子を用いた１誦理回路はスイッチ速度が速
く消＊’［流が少ないため、超高速の論理システムを構
成できるという長所を有するものである。しかしながら
、ジョセフソン素子を用いた調理回路においでは否定回
路が使えないという基本的問題がある。
論理回路（以下、単に「調理回路」という）としては、
ジョセフソン素子を用いたものかり］られている。ジョ
セフソフ、Ａ子を用いた１誦理回路はスイッチ速度が速
く消＊’［流が少ないため、超高速の論理システムを構
成できるという長所を有するものである。しかしながら
、ジョセフソン素子を用いた調理回路においでは否定回
路が使えないという基本的問題がある。
そこで、従来知られているシロセフノン素子を用いた調
理回路においてはＡＮＤ１ｇｌ路とＯＲ回路とを用いて
調理を構成しており、このため、半導体論理系子を用い
た場合に比較して、調理・Ｏ１路数が多く、＠理取数も
多くなる１頃向かあシ、ジョセフソン素子の特性が充分
生かさｎていないという問題があった。
理回路においてはＡＮＤ１ｇｌ路とＯＲ回路とを用いて
調理を構成しており、このため、半導体論理系子を用い
た場合に比較して、調理・Ｏ１路数が多く、＠理取数も
多くなる１頃向かあシ、ジョセフソン素子の特性が充分
生かさｎていないという問題があった。
本発明は上記事情に鑑みてなさｎたもので、その目的と
するところは、従来のジョセフソン素子を用いた調理回
路における上述の如き問題を解消し、調理回路数と論理
段数とを減少させることにより、簡単な構成で高速の動
作を可能とした論理回路を提供することにある。
するところは、従来のジョセフソン素子を用いた調理回
路における上述の如き問題を解消し、調理回路数と論理
段数とを減少させることにより、簡単な構成で高速の動
作を可能とした論理回路を提供することにある。
本発明の上記目的は、複数の入力信号線を有し、咳入力
信号純を介して入力される信号電流の重み加算信号をシ
ロセフノン素子と磁気結合あるいは電流士人結合により
結合させていわゆるしきい論理回路（Ｔｂｒｅｓｈｏｌ
ｄ Ｌｏｇｉｃ ）を構成し、前記重み加′Ｊｔ信号が
前記ジョセフソン累子に支り決定される予め定めらオ′
シた値より大きい場合に出力信号全発生する如く溶成さ
れたことをｌｒ′Ｆ徴とする論理回路によって達成され
る。
信号純を介して入力される信号電流の重み加算信号をシ
ロセフノン素子と磁気結合あるいは電流士人結合により
結合させていわゆるしきい論理回路（Ｔｂｒｅｓｈｏｌ
ｄ Ｌｏｇｉｃ ）を構成し、前記重み加′Ｊｔ信号が
前記ジョセフソン累子に支り決定される予め定めらオ′
シた値より大きい場合に出力信号全発生する如く溶成さ
れたことをｌｒ′Ｆ徴とする論理回路によって達成され
る。
以下、本＠明の実施例を図面に基づいて詳細に説明する
。
。
論理入力信号Ｘ１〜ｘＩＩが印加される０調理回路は、
１”または“Ｏ＃の値をとる２値信号である。上記各−
埋入力信号Ｘ、〜ｘ、には、ａ、〜ａｎの重み付けがな
された論理入力信号の和が定めた閾（ｔａＵよシ大きい
場合には論理出力信号は“１″であり、予め定めた閾値
４より小さい場合には論理出力信号は°０”である。す
なわち、論理出力信号Ｆは特性式（１）を満足する□ なお、重み付けの係数ａｔ は整数値をとるものである
０ 第２図は本発明による閾嗣理回路の第１の実施例を示す
原理図である。本実施例は、２つのジョセフソン接合２
０１ａ、２０１ｂと複数個のインダクタ２０２ａ〜２０
２ ｃとによシ超電導ループ２００を構成した量子干渉
回路である。超電導ループ２００には、バイアス抵抗２
０３を介して電源ｉ１２＋１５からバイアス電流１ｂか
供給される□各インダクタ２０２ａ〜２０２Ｃには入力
線１０１が結合しており、該人力？＃、１０１に流れる
信号砥流により発生する磁束は前記超電導ループ２００
に鎖交する。各インダクタと入力晦との結合状態を変更
することにより、入力信号に重み付けをした電流オロに
比例する磁束が前記超電導ループに鎖交することになる
。
１”または“Ｏ＃の値をとる２値信号である。上記各−
埋入力信号Ｘ、〜ｘ、には、ａ、〜ａｎの重み付けがな
された論理入力信号の和が定めた閾（ｔａＵよシ大きい
場合には論理出力信号は“１″であり、予め定めた閾値
４より小さい場合には論理出力信号は°０”である。す
なわち、論理出力信号Ｆは特性式（１）を満足する□ なお、重み付けの係数ａｔ は整数値をとるものである
０ 第２図は本発明による閾嗣理回路の第１の実施例を示す
原理図である。本実施例は、２つのジョセフソン接合２
０１ａ、２０１ｂと複数個のインダクタ２０２ａ〜２０
２ ｃとによシ超電導ループ２００を構成した量子干渉
回路である。超電導ループ２００には、バイアス抵抗２
０３を介して電源ｉ１２＋１５からバイアス電流１ｂか
供給される□各インダクタ２０２ａ〜２０２Ｃには入力
線１０１が結合しており、該人力？＃、１０１に流れる
信号砥流により発生する磁束は前記超電導ループ２００
に鎖交する。各インダクタと入力晦との結合状態を変更
することにより、入力信号に重み付けをした電流オロに
比例する磁束が前記超電導ループに鎖交することになる
。
上述の如く構成された本実施例の閾論理回路の動作を、
以下第３図に基づいて説明する。ジョセフソン接合２０
１ａ、２０１ｂが超電導状態にある場合の動作点は第３
図のＡ点で示される。ここで、超電導ループ２００に前
記人力１１１０１に信号１流が入力され、該入力によっ
て生ずる磁界が臨界値を越えた場合、上記ジョセフソン
接合ｚｏｘａ、２ｏ１ｂｉｔ［１圧状態（常電導状態）
となる。この場合の動作点は第３図のＢ点で示される。
以下第３図に基づいて説明する。ジョセフソン接合２０
１ａ、２０１ｂが超電導状態にある場合の動作点は第３
図のＡ点で示される。ここで、超電導ループ２００に前
記人力１１１０１に信号１流が入力され、該入力によっ
て生ずる磁界が臨界値を越えた場合、上記ジョセフソン
接合ｚｏｘａ、２ｏ１ｂｉｔ［１圧状態（常電導状態）
となる。この場合の動作点は第３図のＢ点で示される。
Ａ点とＢ点との電流差ｌが負荷に流れることになシ、こ
れは次段の閾調理回路の入力電流となる。動作点Ｂ点を
ギヤツブ電圧Ｖｇ近傍にすれば、Ｖｇはジョセフソン素
子を河成する材料にのみ依存するので、負荷に流れるｉ
ｊ流は抵抗値により決まり、回路間で一定の値にそろえ
ることが容易になる。
れは次段の閾調理回路の入力電流となる。動作点Ｂ点を
ギヤツブ電圧Ｖｇ近傍にすれば、Ｖｇはジョセフソン素
子を河成する材料にのみ依存するので、負荷に流れるｉ
ｊ流は抵抗値により決まり、回路間で一定の値にそろえ
ることが容易になる。
なお、上記超電導ループ２００のジ言セフソン璽セフソ
ン素子の閾値を任意に設定できることは明らかである。
ン素子の閾値を任意に設定できることは明らかである。
第４図は本発明による閾ｉ自理回路の第２の実施例の原
理図である。本実施１＋ｌＪは複数個のインダクタ２１
０ａ〜２ ｍ （ｌ ｅを直列に接続してお９、その一
端を接地すると同時に、該インダクタ２１０ａ〜２１０
Ｃとジョセフソン接合２０１ａｔ２ （１ｌ ｂとで超
電導ループ２０（）を購成した凌子干渉回路である。入
力線は上記複数個のインタ゛クタ２１０ａ〜２１０Ｃの
一端に接続され、入力線を倉して流れる信号直流は上記
超電導ループ２００に直接注入される。
理図である。本実施１＋ｌＪは複数個のインダクタ２１
０ａ〜２ ｍ （ｌ ｅを直列に接続してお９、その一
端を接地すると同時に、該インダクタ２１０ａ〜２１０
Ｃとジョセフソン接合２０１ａｔ２ （１ｌ ｂとで超
電導ループ２０（）を購成した凌子干渉回路である。入
力線は上記複数個のインタ゛クタ２１０ａ〜２１０Ｃの
一端に接続され、入力線を倉して流れる信号直流は上記
超電導ループ２００に直接注入される。
本実施例においては、圧入された信号電流は上記インダ
クタを介して接地に流れるが、その際に発生する磁束は
前記超電導ループ２００に鎖交する。信号′直流を注入
する個所と、該注入個所のインダクタの容量比を選択す
れば、人力信号電流の発生する磁束は入力信号に重み付
けを行ったオＭに比例する。従っＣ１ｍ４図に示した実
施例により、前記式（１）に示す機能が実現できること
になる。
クタを介して接地に流れるが、その際に発生する磁束は
前記超電導ループ２００に鎖交する。信号′直流を注入
する個所と、該注入個所のインダクタの容量比を選択す
れば、人力信号電流の発生する磁束は入力信号に重み付
けを行ったオＭに比例する。従っＣ１ｍ４図に示した実
施例により、前記式（１）に示す機能が実現できること
になる。
第５図は本煽明による閾１１．ｉｉ、１里・す路の第３
の実施抵抗２１１ａ〜２１１ｃで分流された環数の人力
信号はシタセフノン接合２５０に注入さｎる。抵抗２１
２ａ、２１１Ｌの比率を適正に選べば、分流して上記ジ
ョセフソン接合２５０に流れる電流は、入力信号に重ノ
ド付けをした罪に比１’＋＋ｌＪする０本実施例におい
ては、シタセフノン接合２５０の最太超７区導屯流を適
正に選択すれば、１吹述するジョセフソン素子の閾値を
任意に設定することができる。
の実施抵抗２１１ａ〜２１１ｃで分流された環数の人力
信号はシタセフノン接合２５０に注入さｎる。抵抗２１
２ａ、２１１Ｌの比率を適正に選べば、分流して上記ジ
ョセフソン接合２５０に流れる電流は、入力信号に重ノ
ド付けをした罪に比１’＋＋ｌＪする０本実施例におい
ては、シタセフノン接合２５０の最太超７区導屯流を適
正に選択すれば、１吹述するジョセフソン素子の閾値を
任意に設定することができる。
巣６図は本光明による閾、ｉ浦理回路の川ｔ４の実施例
の原」里図である。入力線１０１ ａを介して流れる４
ｉ号電流はジョセフソン接合２１５ａ、／＜イアス砥抗
２１６ａから成る電流ＬｖＩ幅回路で増幅され、抵抗２
１１ａを介してシタセフノン接合２５０に注入される。
の原」里図である。入力線１０１ ａを介して流れる４
ｉ号電流はジョセフソン接合２１５ａ、／＜イアス砥抗
２１６ａから成る電流ＬｖＩ幅回路で増幅され、抵抗２
１１ａを介してシタセフノン接合２５０に注入される。
同様にして、シタセフノン接合２１５ａ〜２１５Ｃ，ノ
くイアス抵抗２１１ ａ〜２１１Ｃで増幅さｆした信号
゛直流、はシタセフノン接合２５０に圧入される。
くイアス抵抗２１１ ａ〜２１１Ｃで増幅さｆした信号
゛直流、はシタセフノン接合２５０に圧入される。
本実施例においては、ジョセフソン接合２１５ａ〜２１
５Ｃ（７，）ｊ倹大超電導…；流とノくイアス抵抗に選
択すｎば、後述するジョセフソン素子の閾値を任意に設
定することができる。
５Ｃ（７，）ｊ倹大超電導…；流とノくイアス抵抗に選
択すｎば、後述するジョセフソン素子の閾値を任意に設
定することができる。
、窮２図、第４図〜渠６図に示した本発明の実施例によ
り原理は、これらを互いに組合わせて使うことも可ＨＦ
２であることは言うまでもない。
り原理は、これらを互いに組合わせて使うことも可ＨＦ
２であることは言うまでもない。
次に、本発明の具体的実施例として加ｎ回路の実施例を
説明する０第７図（Ａ）は本泥明による鞘上げ回路３
ｔｌ ｆｌのシンボル図であり、第７図（ｔ３）はその
真理値表である。本実施例の自ｊ上げ回路は、Ｘ、Ｙ、
Ｚ入力に対して桁上げ信号Ｃを発生する・１路で、特性
式は次の式（２）で示−される。
説明する０第７図（Ａ）は本泥明による鞘上げ回路３
ｔｌ ｆｌのシンボル図であり、第７図（ｔ３）はその
真理値表である。本実施例の自ｊ上げ回路は、Ｘ、Ｙ、
Ｚ入力に対して桁上げ信号Ｃを発生する・１路で、特性
式は次の式（２）で示−される。
第８図（Ａ）は本発明によるオロ回路３０１のシンボル
図であり、第８図（１３）はその真理値表である。本実
施例の和回路はＸ、Ｙ、Ｚとその柘上け信号の否定信号
Ｃの入力に対して、和信号Ｓ′ｆｔ発生するＩＵ船であ
り、その特性式は次の式（３）・−乎示さしる。
図であり、第８図（１３）はその真理値表である。本実
施例の和回路はＸ、Ｙ、Ｚとその柘上け信号の否定信号
Ｃの入力に対して、和信号Ｓ′ｆｔ発生するＩＵ船であ
り、その特性式は次の式（３）・−乎示さしる。
桁上げ信号の否定信号は
であるから、次の示す如くなり、
特性式は次の式（６）となる。
式（６）は前記佑上げ回路３００にＸ、Ｙ、Ｚの否定信
号を入力したものである。同様に第１信号の否定信号Ｓ
の特性式は次の式（７）となる。
号を入力したものである。同様に第１信号の否定信号Ｓ
の特性式は次の式（７）となる。
これは前記和回路３０１の特性式である、式（３）と同
形である◎ 第９図は本究明による１ピット分の全加算回路を示すも
のである。本実施例の１１路は２１１！ｌの桁上げ回路
３００ ａ 、 ３００ ｂと２個の和・ｐＪ路３０１
ａ１３０１ｂとから構成されている。この全加算１１路
は弔１０図に示すシンボル図で表ゎさ扛る。
形である◎ 第９図は本究明による１ピット分の全加算回路を示すも
のである。本実施例の１１路は２１１！ｌの桁上げ回路
３００ ａ 、 ３００ ｂと２個の和・ｐＪ路３０１
ａ１３０１ｂとから構成されている。この全加算１１路
は弔１０図に示すシンボル図で表ゎさ扛る。
第１１図は本発明による佑上げ：す路の第１の実施例を
示すものである。この回路は先に第２図に示した閾−理
回路の動ど「原理を用いたものである。
示すものである。この回路は先に第２図に示した閾−理
回路の動ど「原理を用いたものである。
本実施例に示す１１路は、２つのジ曹セ７ソｙ接合２Ｌ
ｌｌａ、２０１ｂと２つのインダクタ２０２ａ Ｉ２１
１２ ｂとから構成された超電導ループ２００に抵抗２
０３を介して電源＃Ｍ２（１５からバイアス電流１ｇを
供給する量子干渉回路である。
ｌｌａ、２０１ｂと２つのインダクタ２０２ａ Ｉ２１
１２ ｂとから構成された超電導ループ２００に抵抗２
０３を介して電源＃Ｍ２（１５からバイアス電流１ｇを
供給する量子干渉回路である。
上記各インダクタ２０２ ＆ 、 ２０２ ｂには３本
の入力線１０１が結合されておシ、τ突入力線］ｆ）１
に流れる人力電流により９．生する磁束は、前記超−１
裏導ループ２００に１交する。
の入力線１０１が結合されておシ、τ突入力線］ｆ）１
に流れる人力電流により９．生する磁束は、前記超−１
裏導ループ２００に１交する。
＋１ｉｆｌ第１２図は上記電子干渉１１路の入力線に流
れる回路のバイアス電流は前記１ｇである。
れる回路のバイアス電流は前記１ｇである。
３本の入力線のすべての信号′電流１ｃが°０′の・相
合、ジョセフソン素子は動作点Ａにあるが、上記人力１
噸のうちの１本に１６号屯流が流れる場合には動作点Ｂ
、２本に信号１鑞が流れる・、ツ合には動作点Ｃ１また
、３本ともイ＝号成流が流れる場合には動作点りに移る
。上記動作点Ａ、Ｂは超・亀導伏Ｊｇに留るが、動作、
・久Ｃ，ｔ＋はジョセフソン系子はスイッチし、′電圧
状態に移る。
合、ジョセフソン素子は動作点Ａにあるが、上記人力１
噸のうちの１本に１６号屯流が流れる場合には動作点Ｂ
、２本に信号１鑞が流れる・、ツ合には動作点Ｃ１また
、３本ともイ＝号成流が流れる場合には動作点りに移る
。上記動作点Ａ、Ｂは超・亀導伏Ｊｇに留るが、動作、
・久Ｃ，ｔ＋はジョセフソン系子はスイッチし、′電圧
状態に移る。
ｉｌ１図の・Ｊｗｒでは、３本の人力＋ｄＡ １ （ｌ
ｌのうち、２本以上に一流が流れ・ると量子干渉回路
が゛電圧状態とな９、第７図（Ａ）に示した桁上げ回路
としで動作するものである。
ｌのうち、２本以上に一流が流れ・ると量子干渉回路
が゛電圧状態とな９、第７図（Ａ）に示した桁上げ回路
としで動作するものである。
第１３図は、本−発明による鞘土げＩｊｌ蹟の第２の実
施例を示すものである。第１１図に示した実施例との相
異は、２つのジョセフソン接合２０１ ａ 。
施例を示すものである。第１１図に示した実施例との相
異は、２つのジョセフソン接合２０１ ａ 。
２０１ｂとともに超電導ループ２００を構成するインダ
クタ２０２Ｂ、２０２ｂに互いに異なる入力線が結合さ
れている点にある。各人力線に流れる信号電流により発
生する磁束は前記超電導ルーｉＴｉば２００と鎖交する
。本回路の動作は先に第１１・１に示した・回路と同様
である。
クタ２０２Ｂ、２０２ｂに互いに異なる入力線が結合さ
れている点にある。各人力線に流れる信号電流により発
生する磁束は前記超電導ルーｉＴｉば２００と鎖交する
。本回路の動作は先に第１１・１に示した・回路と同様
である。
第１４図は本タラ明による佑上げ回路の第３の実施例を
示すものでめる・この実施例では元に第１１図に示した
回路のインダクタ２０２ａ＃２０２ｂに結合している３
本の人力線の代りに、３本の入力線を入力抵抗４０１を
介して１本の入Ｃいる。この構成に８いては、インダク
タに結合する入力線が少なくて済み、量子干渉回路の構
造が簡単になる。
示すものでめる・この実施例では元に第１１図に示した
回路のインダクタ２０２ａ＃２０２ｂに結合している３
本の人力線の代りに、３本の入力線を入力抵抗４０１を
介して１本の入Ｃいる。この構成に８いては、インダク
タに結合する入力線が少なくて済み、量子干渉回路の構
造が簡単になる。
第１１図、第１３図および第１４図に示した回路は、２
つのインダクタ２０１Ｌ 、２ｎ２ｂの結合点にバイア
ス′電流を流す構造であるが、これは他の位置に供給し
ても良いことは明らかなことである。
つのインダクタ２０１Ｌ 、２ｎ２ｂの結合点にバイア
ス′電流を流す構造であるが、これは他の位置に供給し
ても良いことは明らかなことである。
第１５図は本発明による桁上げ回路の第４の実施例を示
すものである。この回路は先に第４図に示し−た閾論理
回路の動作原理を用いるものである。
すものである。この回路は先に第４図に示し−た閾論理
回路の動作原理を用いるものである。
本実施例の回路においては、２つのジョセフソン接合２
０１Ｂ、２０１ｂとインダクタ２１０で超電導ループ２
００を構成し、該超電導ループ２００に３本の入力線１
０１から３個の入力抵抗４０１を介して入力信号′電流
を注入する量子干渉回路の構造となっている。
０１Ｂ、２０１ｂとインダクタ２１０で超電導ループ２
００を構成し、該超電導ループ２００に３本の入力線１
０１から３個の入力抵抗４０１を介して入力信号′電流
を注入する量子干渉回路の構造となっている。
第１６図は木兄ゆｊによる桁上げ回路の第５の実施例を
示すものである０この回路では、先に第１５図に示した
回路のインダクタ２１０を、力信号″電流か流れると量
子干渉回路が電圧状態になる桁上げ回路動作を行わせる
ことが可能なものである。
示すものである０この回路では、先に第１５図に示した
回路のインダクタ２１０を、力信号″電流か流れると量
子干渉回路が電圧状態になる桁上げ回路動作を行わせる
ことが可能なものである。
第１７図〜第１９図は本発明による桁上げ回路の他の実
施例を示すものである。これらの回路は、先に第５図に
示した閾論理回路の動作原理を用いるもので、３本の入
力＠１０１から３個の抵抗２１１ａ、２１１ｂ、２１１
ｃを介してジョセフソン接合２５０に入力信号電流が注
入される構造を有するものである。この構造では、３本
の入力線のうち、少なくとも２本に入力信号電流が流れ
ると、ジョセフソン接合２５０が電圧状態になる悄上げ
回路動作を行う。
施例を示すものである。これらの回路は、先に第５図に
示した閾論理回路の動作原理を用いるもので、３本の入
力＠１０１から３個の抵抗２１１ａ、２１１ｂ、２１１
ｃを介してジョセフソン接合２５０に入力信号電流が注
入される構造を有するものである。この構造では、３本
の入力線のうち、少なくとも２本に入力信号電流が流れ
ると、ジョセフソン接合２５０が電圧状態になる悄上げ
回路動作を行う。
第１７図に示した回路においでは、出力電流を安定化す
るために、出力側に２つのジョセフソン接合５６１，５
ｔｓｚ、抵抗５６０から成るいわゆるＪＡＷＳ−Ｎを、
抵抗５５０を介しで接続したものである。
るために、出力側に２つのジョセフソン接合５６１，５
ｔｓｚ、抵抗５６０から成るいわゆるＪＡＷＳ−Ｎを、
抵抗５５０を介しで接続したものである。
第１８図に示した回路においでは、同じく出力ＪＡＷＳ
回路、ＩＪｃＬｌ路は、いず牡も入出力信号の分離がで
きるので、ジョセフソン接合２５０が′電圧状態にある
ときの出力信号電流は、入力側１０１の入力信号の状態
によらない。
回路、ＩＪｃＬｌ路は、いず牡も入出力信号の分離がで
きるので、ジョセフソン接合２５０が′電圧状態にある
ときの出力信号電流は、入力側１０１の入力信号の状態
によらない。
ＪＡ〜■Ｓ回路、υＣＬ回路以外にも、入出力信号分離
が可能な４ＪＬ等を用いても良い。第１９図は磁束結合
量子干渉回路５１１を終端抵抗５１０を介して結合した
回路である。この回路では、磁束結合量子干渉ｌＰ回路
を採用しているため、入力信号と出力信号の分離が可能
である。
が可能な４ＪＬ等を用いても良い。第１９図は磁束結合
量子干渉回路５１１を終端抵抗５１０を介して結合した
回路である。この回路では、磁束結合量子干渉ｌＰ回路
を採用しているため、入力信号と出力信号の分離が可能
である。
第２０図は先に第１７図に示した回路を一部省、洛した
もの、第２１図は先に第１８図に示した回路の一部を省
略したものである。これらの＋ｇｌ路においては、バイ
アス抵抗２０３を介して電源線２０５からバイアス電流
が供給される。第２０図に示した・１］路においては、
ジョセフソン接合５６２が第１７図に示した回路におけ
るジョセフソン接合２５０と同じ役目を果たし、ジョセ
フソン接合５６１が入力信号と出力信号との分離を行う
０同様に、第２１図に示した回路においては、ジョセフ
ソン接合５７３が第１８図に示した回路におけるジョセ
フソン接合２５０と同じ役目を果たし、ジョセフソ／接
合５７２が入力信号と出力信号との分離を行う。
もの、第２１図は先に第１８図に示した回路の一部を省
略したものである。これらの＋ｇｌ路においては、バイ
アス抵抗２０３を介して電源線２０５からバイアス電流
が供給される。第２０図に示した・１］路においては、
ジョセフソン接合５６２が第１７図に示した回路におけ
るジョセフソン接合２５０と同じ役目を果たし、ジョセ
フソン接合５６１が入力信号と出力信号との分離を行う
０同様に、第２１図に示した回路においては、ジョセフ
ソン接合５７３が第１８図に示した回路におけるジョセ
フソン接合２５０と同じ役目を果たし、ジョセフソ／接
合５７２が入力信号と出力信号との分離を行う。
第２２図は本発明によるオｌ］ｉＲ路の第１の実施例を
示すものである。この回路は、先に第２図に示した開回
路の動作原理を用いるものである。本実施例に示す回路
は、先に第１４図に示した回路にインダクタ２（１２ａ
、２０２ｂと２重巻きで結合する第２の入力＠１ｏ１ａ
を付加した構造を有するもので、該第２の人力＃Ｉｌ
０１ ａに流れる電流にＬり発生し超′亀導ループ２０
０と鎖交する磁束は、第１の人力線１０１に流れるＩＬ
流により発生する磁束の２１キである。すなわち、人力
線１（１１゜１０１＆に流詐る１１Ｌ流によシ発生し、
超′厄導ループ２００に鎖交する磁束は入力信号に重み
付けした和に比例することになる。超′昨惇ループ２０
０のジョセフソン接合２０１ａｓ２０１ｂＨイ／り゛フ
タ２０２ ＆ 、 ２０２ ｂあるいはバイアス電流を
変えれば、吐子干渉回ｒ６の閾１ｉ！ 特性は任意に設
定できるので、本実施例の回路が前述の式（７）に示す
機能を実現できることは明らかである。
示すものである。この回路は、先に第２図に示した開回
路の動作原理を用いるものである。本実施例に示す回路
は、先に第１４図に示した回路にインダクタ２（１２ａ
、２０２ｂと２重巻きで結合する第２の入力＠１ｏ１ａ
を付加した構造を有するもので、該第２の人力＃Ｉｌ
０１ ａに流れる電流にＬり発生し超′亀導ループ２０
０と鎖交する磁束は、第１の人力線１０１に流れるＩＬ
流により発生する磁束の２１キである。すなわち、人力
線１（１１゜１０１＆に流詐る１１Ｌ流によシ発生し、
超′厄導ループ２００に鎖交する磁束は入力信号に重み
付けした和に比例することになる。超′昨惇ループ２０
０のジョセフソン接合２０１ａｓ２０１ｂＨイ／り゛フ
タ２０２ ＆ 、 ２０２ ｂあるいはバイアス電流を
変えれば、吐子干渉回ｒ６の閾１ｉ！ 特性は任意に設
定できるので、本実施例の回路が前述の式（７）に示す
機能を実現できることは明らかである。
第２３図は本発明による和回路の感２の実施例４示すも
のである。この回路は先に第４図に示し１１ｍ閾１理回
路の動作原理を用いるものである。本訓施例の回路に２
いては、先に第１３図に示した４路にインダクタ２ （
１２ａ 、 ２０２ ｂの両方に結合する第２の入力１
ｄ１０１を付加した構造を有している。
のである。この回路は先に第４図に示し１１ｍ閾１理回
路の動作原理を用いるものである。本訓施例の回路に２
いては、先に第１３図に示した４路にインダクタ２ （
１２ａ 、 ２０２ ｂの両方に結合する第２の入力１
ｄ１０１を付加した構造を有している。
この回路においても、自シ２の入力線１（ｌｌ＆に流れ
る′（シ丸に！少発生し超′屯導ループ２００に蹟にな
る。そのこめ、本実施例のＩＪＭも、先の第２２図に示
した回路と同様に、前記式（７）に示す機能を実現する
ことかできる。
る′（シ丸に！少発生し超′屯導ループ２００に蹟にな
る。そのこめ、本実施例のＩＪＭも、先の第２２図に示
した回路と同様に、前記式（７）に示す機能を実現する
ことかできる。
第２４図は本発明による和回路の第３の実施例を示すも
のである。本実施例に示す回路は、先に第１６図に示し
た回路に第２の入力線１ （１１＆を入力抵抗４０１ｂ
を介して、インダクタ２１０ａの一端に接続した構造を
有している。２つのインダクタ２１ Ｆｌ ＆と２１０
ｂの料量を等しくすれば、上記第２の入力線ｘｏｔａか
ら注入される゛電流によって発生した超′屯導ループ２
００に鎖交する磁束は、第１の入力線１０１から注入さ
れる電流によるものの２倍である。破子干渉回路の閾値
は任意に設定できるから、本実施例の回路は前記式（７
）に示す機能を実現することができる。
のである。本実施例に示す回路は、先に第１６図に示し
た回路に第２の入力線１ （１１＆を入力抵抗４０１ｂ
を介して、インダクタ２１０ａの一端に接続した構造を
有している。２つのインダクタ２１ Ｆｌ ＆と２１０
ｂの料量を等しくすれば、上記第２の入力線ｘｏｔａか
ら注入される゛電流によって発生した超′屯導ループ２
００に鎖交する磁束は、第１の入力線１０１から注入さ
れる電流によるものの２倍である。破子干渉回路の閾値
は任意に設定できるから、本実施例の回路は前記式（７
）に示す機能を実現することができる。
゛］爾２５図は本発明による和回路の第４の実施例（−
示すものである。この回ｆ６は先に第５図、第６１に示
したＭ端座回路の動作原理を用いるものである。本実施
例の回路は、先に第１７図〜′７４Ｊ１９．１に示した
回路に共通しで応用可能なもので、第（Ｆｌ Ｎ４の入
力縁日１１１Ｌを、ジョセフソン接合２１５と抵抗２１
６から成る電流増幅回路と抵抗２１１ｂを介してジョセ
フソン接合２５０に接合した構造を有する。ジョセフソ
ン接合２１５が電圧状態にめる場合には、抵抗２１１ｂ
を介してジョセフソン接合２５０に注入される電流は、
第２の人力線１０１ ＆から注入さ扛る電流と抵抗２１
６を介して流れるバイアス電流との和である。従って、
バイアス電流を適尚に選択すれば、抵抗２１１ｂを介し
で流れる゛電流は第２の人力線１０１１Ｌから注入さす
る電流の２暗にすることができる。そのため、ジョセフ
ソン接合２５０に注入されるｉ４を流は入力信号にｊｌ
、ｌ’４付けした和に比例することになる。上記ジョセ
フソン接合２５０の閾値は任意に設定できるから、本実
施例の回ｍｒｉ前記式（７）に示す機能ｔｌ−実現する
ことができるのは明らかである。なお、第２５図に示し
た回路において、入力信号と出力信号との分離を行うに
は、前記第１７図〜第１９図に示した如き構成を採るこ
とが可能であることは前述の通りである。
示すものである。この回ｆ６は先に第５図、第６１に示
したＭ端座回路の動作原理を用いるものである。本実施
例の回路は、先に第１７図〜′７４Ｊ１９．１に示した
回路に共通しで応用可能なもので、第（Ｆｌ Ｎ４の入
力縁日１１１Ｌを、ジョセフソン接合２１５と抵抗２１
６から成る電流増幅回路と抵抗２１１ｂを介してジョセ
フソン接合２５０に接合した構造を有する。ジョセフソ
ン接合２１５が電圧状態にめる場合には、抵抗２１１ｂ
を介してジョセフソン接合２５０に注入される電流は、
第２の人力線１０１ ＆から注入さ扛る電流と抵抗２１
６を介して流れるバイアス電流との和である。従って、
バイアス電流を適尚に選択すれば、抵抗２１１ｂを介し
で流れる゛電流は第２の人力線１０１１Ｌから注入さす
る電流の２暗にすることができる。そのため、ジョセフ
ソン接合２５０に注入されるｉ４を流は入力信号にｊｌ
、ｌ’４付けした和に比例することになる。上記ジョセ
フソン接合２５０の閾値は任意に設定できるから、本実
施例の回ｍｒｉ前記式（７）に示す機能ｔｌ−実現する
ことができるのは明らかである。なお、第２５図に示し
た回路において、入力信号と出力信号との分離を行うに
は、前記第１７図〜第１９図に示した如き構成を採るこ
とが可能であることは前述の通りである。
前述の如く、本発明による全加算回路の実施例と、４個
のスイッチ回路で構成することかでき。
のスイッチ回路で構成することかでき。
＋：ｇ４理段数も２段で済す。そのだめ、従来のＡＮＤ
１４路、ＯＲＩ！！］路だけで構成した場合に比較して
回−子構成が著しく簡単になり、計算速度も向上する。
１４路、ＯＲＩ！！］路だけで構成した場合に比較して
回−子構成が著しく簡単になり、計算速度も向上する。
また、この全加算回路を用いて超高速の乗算回路を構成
することも可能であることは言うまでもないことである
。
することも可能であることは言うまでもないことである
。
以上述べた如く、本発明によれば、複数の入力信号線を
有し、該入力信号線を介して入力される信号電光の重み
加Ｓ信号をジョセフソン素子と固成結合あるいは電流注
入結合により結合させ、前記重み加算信号が前記ジョセ
フソン素子により決足さ扛る予め定められた値よシ大き
い場合に出力信号を発生する如く構成したので、縞埋回
路数と論理段数とを減少させた。簡単で高速動作の可能
な削理回路を実現できるという顕著な効果を奏するもの
である。
有し、該入力信号線を介して入力される信号電光の重み
加Ｓ信号をジョセフソン素子と固成結合あるいは電流注
入結合により結合させ、前記重み加算信号が前記ジョセ
フソン素子により決足さ扛る予め定められた値よシ大き
い場合に出力信号を発生する如く構成したので、縞埋回
路数と論理段数とを減少させた。簡単で高速動作の可能
な削理回路を実現できるという顕著な効果を奏するもの
である。
第１図は閾り一理回路のシンボル図、第２図、第４図〜
第６図は本発明による閾嗣埋回路の原理図、第３図は動
作点を示す図、第７図（Ａ）は本発明による桁上げ回路
のシンボル図、同（Ｂ）はその真理値表、第８図（Ａ）
は本発明による和回路の１２図は第１１図に示した回路
の特性を示す図、８２２図〜第２５図は本発明によるＪ
Ｆ１回路の構成例を示す図である。 １ｏｏ：１ａｓｔ理回路、１０１ 、ｌ０１ａ：入力線
、２００：超′亀導ループ、２１１１＆、２０１ｂ。 ２５０：ジロセフソン接合、２０２ａ 〜２０２ｃ。 ２１０ａ 〜２１０ｃ：インダクタ、２０３：バイアス
抵抗、２０４ ：出力線、２０５；電源線、２１１ａ
〜２１１ｃ：抵抗、３００；桁上げ回路、３１０：全加
算回路口 壌 ｌ 図 あ ２ 図 ２θθ あ３Ｔ５Ａ 扁 ５ 図 ２５θ 奥 ど 閂 鳴 ７７ （Ａ） （８） 璃８図 （Ａ） （８） 鳥 ｑ 凹 藁 、０ 図 第 ｌ／ 図 あ ７２図 Ｕ ΣＩｃ− 充 ／３ 図 臭 ７４ 固 稟 １５ 図 Ｓｉｔ＠、ｚｏｓ ど（／／（１ 泌 ７７ 圃 ２５θ ２６θ 廟 １７ 揖 刷 ２／ 図 単 ２２ 回 搗 ２３ 圀 嶌２４圓 ２０．５ ２θ／ａ 襄 ２．ｓ 図 ２、ｆθ
第６図は本発明による閾嗣埋回路の原理図、第３図は動
作点を示す図、第７図（Ａ）は本発明による桁上げ回路
のシンボル図、同（Ｂ）はその真理値表、第８図（Ａ）
は本発明による和回路の１２図は第１１図に示した回路
の特性を示す図、８２２図〜第２５図は本発明によるＪ
Ｆ１回路の構成例を示す図である。 １ｏｏ：１ａｓｔ理回路、１０１ 、ｌ０１ａ：入力線
、２００：超′亀導ループ、２１１１＆、２０１ｂ。 ２５０：ジロセフソン接合、２０２ａ 〜２０２ｃ。 ２１０ａ 〜２１０ｃ：インダクタ、２０３：バイアス
抵抗、２０４ ：出力線、２０５；電源線、２１１ａ
〜２１１ｃ：抵抗、３００；桁上げ回路、３１０：全加
算回路口 壌 ｌ 図 あ ２ 図 ２θθ あ３Ｔ５Ａ 扁 ５ 図 ２５θ 奥 ど 閂 鳴 ７７ （Ａ） （８） 璃８図 （Ａ） （８） 鳥 ｑ 凹 藁 、０ 図 第 ｌ／ 図 あ ７２図 Ｕ ΣＩｃ− 充 ／３ 図 臭 ７４ 固 稟 １５ 図 Ｓｉｔ＠、ｚｏｓ ど（／／（１ 泌 ７７ 圃 ２５θ ２６θ 廟 １７ 揖 刷 ２／ 図 単 ２２ 回 搗 ２３ 圀 嶌２４圓 ２０．５ ２θ／ａ 襄 ２．ｓ 図 ２、ｆθ
Claims (1)
- 【特許請求の範囲】 ＋１１ 複数の入力信号線を有し、償入力信号線を介し
て入力される信号′電流の重み加算信号をジ嘗セ７ソン
素子と磁気結合あるいは電流注入結合によシ結合させ、
前記重み加算信号が前記ジロセ７ソン累子によシ決定さ
れる予め定められた値より大きい場合に出力信号を発生
する如く構成されたことを特徴とする超電導論理回路。 （２）前記ジ璽セ７ソン索トが少なくとも１個のシロセ
フノン接合とインダクタとから構成される超電導ループ
を有し、前記複数の入力信号線が核超電導ループのイン
ダクタに磁気結合されていることを特徴とする特許請求
の範囲第１項記載の超電導論理回路。 （３１前記ジロセ７ソン素子か少なくとも１個のシロセ
フノン接合と直列接続された複数のインダクタとから構
成される超電導ループを有するとともに該直列インダク
タの一端が接地され、前記複数の入力信号線がインダク
タを介して前記超電導ループにｑＦ！４ｊｉＪＬ流を注
入する如く［４成されたことを特徴とする特許請求の範
囲第１項記載の超電導論理回路。 （４）前記複数の入力信号線を沖して入力される信号電
流の各々を、抵抗分割あるいは別に設けたバイアス電流
と加算して前記ジ。七フソン系子に注入する如く構成さ
れたことを特徴とする特許請求の範囲第り項記載の超電
導論理回路。 （５１ｎｉｌ記入力入力信号本数が３本であり、該３本
の信号線のうちの２本以上の信号線に信号’ｌｉｄ’、
流が流れた場合に出力信号を発生する如く構成されたこ
とを特徴とする特許請求の範囲第１項ないし第４項記戦
の超電４論理回路。 ６） 前記入力信号線の本数が４本であシ、核４本の信
号線のうちの３本の重ノｂを１．他の１本の重みを２と
し、これらの重み加算オｌが３以上の場合に出力信号を
発生する如く構成されたことを特徴とする特許諸行の範
囲第１項ないし第４項記載の超電導ｌ理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19605683A JPS6089126A (ja) | 1983-10-21 | 1983-10-21 | 超電導論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19605683A JPS6089126A (ja) | 1983-10-21 | 1983-10-21 | 超電導論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6089126A true JPS6089126A (ja) | 1985-05-20 |
Family
ID=16351460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19605683A Pending JPS6089126A (ja) | 1983-10-21 | 1983-10-21 | 超電導論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6089126A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206661U (ja) * | 1985-06-17 | 1986-12-27 | ||
| WO2023167129A1 (ja) * | 2022-03-03 | 2023-09-07 | 国立大学法人横浜国立大学 | 量子ビット制御回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167691A (en) * | 1981-03-31 | 1982-10-15 | Fujitsu Ltd | Josephson junction logistic gate |
| JPS5846726A (ja) * | 1981-09-14 | 1983-03-18 | Nec Corp | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
-
1983
- 1983-10-21 JP JP19605683A patent/JPS6089126A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57167691A (en) * | 1981-03-31 | 1982-10-15 | Fujitsu Ltd | Josephson junction logistic gate |
| JPS5846726A (ja) * | 1981-09-14 | 1983-03-18 | Nec Corp | ジヨセフソン効果を用いた電流注入型論理ゲ−ト回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61206661U (ja) * | 1985-06-17 | 1986-12-27 | ||
| WO2023167129A1 (ja) * | 2022-03-03 | 2023-09-07 | 国立大学法人横浜国立大学 | 量子ビット制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371796A (en) | Josephson logic gate device | |
| EP2100376B1 (en) | Single flux quantum circuits | |
| US7977964B2 (en) | Single flux quantum circuits | |
| JPH0413312A (ja) | 非ヒステリシス性超電導論理回路 | |
| SE512591C2 (sv) | Anordning och förfarande avseende digital information | |
| US4313066A (en) | Direct coupled nonlinear injection Josephson logic circuits | |
| JPS59143427A (ja) | 超伝導磁束量子論理演算回路 | |
| EP0076160B1 (en) | Josephson-junction logic device | |
| US4672244A (en) | Josephson logic integrated circuit | |
| GB2078046A (en) | Superconductive logic circuit | |
| US4611132A (en) | Circuit utilizing Josephson effect | |
| JPH0238018B2 (ja) | ||
| JP2550587B2 (ja) | ジヨセフソンゲ−ト | |
| CA1189916A (en) | Circuit utilizing josephson effect | |
| US4400631A (en) | High current gain Josephson junction circuit | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPS6157738B2 (ja) | ||
| JPH03198387A (ja) | 超伝導回路 | |
| JPS58111532A (ja) | 超電導スイツチ回路 | |
| JP3821405B2 (ja) | 超電導回路用メモリセル及びこれを用いた回路 | |
| JPS6334657B2 (ja) | ||
| JP2765326B2 (ja) | ジョセフソン極性切換型駆動回路 | |
| JPH0445612A (ja) | ジョセフソン論理回路 | |
| Morisue et al. | Direct-coupled high speed adder by using Josephson junction | |
| JPH0544203B2 (ja) |