JPH0626302B2 - ジヨセフソンマスタ−スレ−ブフリツプフロツプ - Google Patents
ジヨセフソンマスタ−スレ−ブフリツプフロツプInfo
- Publication number
- JPH0626302B2 JPH0626302B2 JP62041432A JP4143287A JPH0626302B2 JP H0626302 B2 JPH0626302 B2 JP H0626302B2 JP 62041432 A JP62041432 A JP 62041432A JP 4143287 A JP4143287 A JP 4143287A JP H0626302 B2 JPH0626302 B2 JP H0626302B2
- Authority
- JP
- Japan
- Prior art keywords
- flop
- josephson
- flip
- master
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 241000272470 Circus Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はラッチ回路に係り、特に交流電源駆動ジヨセフ
ソン回路に好適なマスタースレーブフリップフロップに
関する。
ソン回路に好適なマスタースレーブフリップフロップに
関する。
交流電源駆動ジヨセフソン回路では、電源電流の周期間
に情報を受渡すラッチ回路が必要となる。ジヨセフソン
回路を駆動するための電源電流はゼロの値付近の不活性
時間と、振幅が最大値付近の活性時間とからなる。組合
せ回路の論理の進行は活性時間の間に進行するがその保
持情報は不活性時間にリセットされる。ラッチ回路とし
ては、エー・ダビッドソン“ア ジョセフソン ラッ
チ”アイ・イー・イー，ジャーナル．オブ ソリッド
スティト サーキッツ，ブイ・オー・エル・エス・シー
・１３ ナンバー５，オクトバー１９７８ 第５８３頁
から第５９０頁（Ａ．ＤＡＶＩＤＳＡＯＮ“Ａ ＪＯＳ
ＥＰＨＳＯＮ ＬＡＴＣＨ”，ＩＥＥＥ ＪＯＵＲＮＡ
Ｌ ＯＦ ＳＯＬＩＤ ＳＴＡＴＥ ＣＩＲＣＵＩＴ
Ｓ，ＶＯＬ ＳＣ−１３ NO.５ ＯＣＴＯＢＥＲ １
９７８ ｐｐ５８３−５９０）に記載されているよう
に、 交流電源の前の周期における組合せ回路の状態により論
理“０”，“１”に対応するデータが書込まれ、不活性
時間の間そのデータを保持するマスターフリップフロッ
プと、 不活性時間の電源電流の立上り部分でマスターフリップ
フロップのデータを読出し、次の活性時間の間中そのデ
ータを保持するスレーブフロップフロップ、 とで構成するマスタースレーブ方式を採用するのが一般
的である。このマスターフリップフロップに直流電源を
用いるものが前記文献に記載されている。
に情報を受渡すラッチ回路が必要となる。ジヨセフソン
回路を駆動するための電源電流はゼロの値付近の不活性
時間と、振幅が最大値付近の活性時間とからなる。組合
せ回路の論理の進行は活性時間の間に進行するがその保
持情報は不活性時間にリセットされる。ラッチ回路とし
ては、エー・ダビッドソン“ア ジョセフソン ラッ
チ”アイ・イー・イー，ジャーナル．オブ ソリッド
スティト サーキッツ，ブイ・オー・エル・エス・シー
・１３ ナンバー５，オクトバー１９７８ 第５８３頁
から第５９０頁（Ａ．ＤＡＶＩＤＳＡＯＮ“Ａ ＪＯＳ
ＥＰＨＳＯＮ ＬＡＴＣＨ”，ＩＥＥＥ ＪＯＵＲＮＡ
Ｌ ＯＦ ＳＯＬＩＤ ＳＴＡＴＥ ＣＩＲＣＵＩＴ
Ｓ，ＶＯＬ ＳＣ−１３ NO.５ ＯＣＴＯＢＥＲ １
９７８ ｐｐ５８３−５９０）に記載されているよう
に、 交流電源の前の周期における組合せ回路の状態により論
理“０”，“１”に対応するデータが書込まれ、不活性
時間の間そのデータを保持するマスターフリップフロッ
プと、 不活性時間の電源電流の立上り部分でマスターフリップ
フロップのデータを読出し、次の活性時間の間中そのデ
ータを保持するスレーブフロップフロップ、 とで構成するマスタースレーブ方式を採用するのが一般
的である。このマスターフリップフロップに直流電源を
用いるものが前記文献に記載されている。
また、マスターフリップフロップとして交流電源を用い
るものが、エイチ．シー．ジョーンズ アンド ティ
ー．アール．ジーワラ “エーシーパワレッド ジョセ
フソン ラッチ サーキッツ”アイ・イー・イージャー
ナル オブ ソリッド ステイト サーキッツ ブイ
オー エル エス シー１７ デッセンバー１９８２
第１２０１頁から第１２１０頁（Ｈ．Ｃ．ＪＯＮＥＳ
ＡＮＤ Ｔ．Ｒ．ＧＨＥＥＷＡＬＡ“ＡＣ ＰＯＷＥＲ
ＥＤ ＪＯＳＥＰＨＳＯＮ ＬＡＴＣＨ ＣＩＲＣＵＩ
ＴＳ”ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ
ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ ＶＯＬＳＣ−１７ＤＥ
Ｃ １９８２ ｐｐ１２０１〜１２１０）に記載されて
いる。
るものが、エイチ．シー．ジョーンズ アンド ティ
ー．アール．ジーワラ “エーシーパワレッド ジョセ
フソン ラッチ サーキッツ”アイ・イー・イージャー
ナル オブ ソリッド ステイト サーキッツ ブイ
オー エル エス シー１７ デッセンバー１９８２
第１２０１頁から第１２１０頁（Ｈ．Ｃ．ＪＯＮＥＳ
ＡＮＤ Ｔ．Ｒ．ＧＨＥＥＷＡＬＡ“ＡＣ ＰＯＷＥＲ
ＥＤ ＪＯＳＥＰＨＳＯＮ ＬＡＴＣＨ ＣＩＲＣＵＩ
ＴＳ”ＩＥＥＥ ＪＯＵＲＮＡＬ ＯＦ ＳＯＬＩＤ
ＳＴＡＴＥ ＣＩＲＣＵＩＴＳ ＶＯＬＳＣ−１７ＤＥ
Ｃ １９８２ ｐｐ１２０１〜１２１０）に記載されて
いる。
上記Ａ．ＤＡＶＩＤＳＯＮの文献では、ジョセフソンゲ
ート（３接合磁束結合型）２個とインダクタからなる超
伝導ループがマスターフリップフロップとして用いられ
ていた。この超伝導ループは直流電流が供給され、ジヨ
セフソンゲートへの入力の状態に応じて異なる値の永久
電流がループに書込まれる。このマスターフリップフロ
ップはジヨセフソン素子固有の量子的性質を活用したも
ので広く用いられている。しかしこの構造ではジヨセフ
ソンゲートに並列に挿入されるダンピング抵抗の設計が
難しく、出力電流値即ち超伝導ループに書込まれる永久
電流の値がこの抵抗に敏感に依存する。また出力電流値
自体が、超電導ループ内の磁束に換算して（ｎ±１）φ
0（ｎは整数）の±Ｍφ0のゆらぎを含むことが知られて
いる。
ート（３接合磁束結合型）２個とインダクタからなる超
伝導ループがマスターフリップフロップとして用いられ
ていた。この超伝導ループは直流電流が供給され、ジヨ
セフソンゲートへの入力の状態に応じて異なる値の永久
電流がループに書込まれる。このマスターフリップフロ
ップはジヨセフソン素子固有の量子的性質を活用したも
ので広く用いられている。しかしこの構造ではジヨセフ
ソンゲートに並列に挿入されるダンピング抵抗の設計が
難しく、出力電流値即ち超伝導ループに書込まれる永久
電流の値がこの抵抗に敏感に依存する。また出力電流値
自体が、超電導ループ内の磁束に換算して（ｎ±１）φ
0（ｎは整数）の±Ｍφ0のゆらぎを含むことが知られて
いる。
このため同一条件で動作させても出力電流値が一点には
確定しない。このためスレーブフリップフロップの読出
しマージンが制約を受ける。交流電源駆動の場合（前記
ＪＯＮＥＳの文献）でもジヨセフソンゲート１個とイン
ダクタからなる超伝導ループを用いるので同様の問題点
がある。
確定しない。このためスレーブフリップフロップの読出
しマージンが制約を受ける。交流電源駆動の場合（前記
ＪＯＮＥＳの文献）でもジヨセフソンゲート１個とイン
ダクタからなる超伝導ループを用いるので同様の問題点
がある。
上記従来技術は、マスターフリップフロップの出力電流
の振幅のゆらぎを防止する点については考慮されとおら
ず、スレーブフロップフロップの読出しマージンが制約
を受けるという問題があった。
の振幅のゆらぎを防止する点については考慮されとおら
ず、スレーブフロップフロップの読出しマージンが制約
を受けるという問題があった。
本発明の目的は、出力振幅のゆらぎがないマスターフリ
ップフロップを含むマスタースレーブフリップフロップ
を提供することにある。
ップフロップを含むマスタースレーブフリップフロップ
を提供することにある。
上記目的は、出力電流路が超伝導ループを形成しないハ
ッフル型フリップフロップをマスターフリップフロップ
として用いることにより達成される。
ッフル型フリップフロップをマスターフリップフロップ
として用いることにより達成される。
ハッフル型フリップフロップの基本的な構成を第２図に
示す。同図で１１１，１１２は定電流源、１１３，１１
４はそれぞれセット（Ｓ）及びリセット（Ｒ）入力を受
けるジヨセフソンゲートである。１１５，１１６は負荷
抵抗、１１７は負荷インダクタンスである。ハッフル型
フリップフロップの動作の概略を第３図に示す。１１７
の負荷インダクタンスに流れる出力電流をIoutとする。
まず初期状態としてセット・リセット入力を０に保った
ままで１１１，１１２の電流Ｉｇを０から所定の定常値
まで立上げる。この状態でセット・リセット入力を交互
に加えると、Ioutはそれぞれの入力の立上り部で向きを
逆転する。
示す。同図で１１１，１１２は定電流源、１１３，１１
４はそれぞれセット（Ｓ）及びリセット（Ｒ）入力を受
けるジヨセフソンゲートである。１１５，１１６は負荷
抵抗、１１７は負荷インダクタンスである。ハッフル型
フリップフロップの動作の概略を第３図に示す。１１７
の負荷インダクタンスに流れる出力電流をIoutとする。
まず初期状態としてセット・リセット入力を０に保った
ままで１１１，１１２の電流Ｉｇを０から所定の定常値
まで立上げる。この状態でセット・リセット入力を交互
に加えると、Ioutはそれぞれの入力の立上り部で向きを
逆転する。
第３図において、ハッフル型フリップフロップはセット
・リセットフリップフロップとして動作していることが
わかる。第２図で負荷インダクタンス１１７が出力電流
路として用いられる。これには直列に抵抗１１５及び１
１６が挿入されており、出力電流路が超伝導ループを形
成しない。出力振幅はゲート１１３及び１１４の電流電
圧特性と負荷抵抗１１５及び１１６から図式的に容易
に、かつ単一的に定められ、ゆらぎはない。
・リセットフリップフロップとして動作していることが
わかる。第２図で負荷インダクタンス１１７が出力電流
路として用いられる。これには直列に抵抗１１５及び１
１６が挿入されており、出力電流路が超伝導ループを形
成しない。出力振幅はゲート１１３及び１１４の電流電
圧特性と負荷抵抗１１５及び１１６から図式的に容易
に、かつ単一的に定められ、ゆらぎはない。
以下、本発明の一実施例を第１図により説明する。同図
で左半分の２０１の部分がハッフル回路を用いたマスタ
ーフリップフロップ、２０２の部分がスレーブフリップ
フロップである。３０１は交流電源、３０２は交流電源
バスからの給電抵抗、３０４，３０６，３０７は負荷抵
抗である。
で左半分の２０１の部分がハッフル回路を用いたマスタ
ーフリップフロップ、２０２の部分がスレーブフリップ
フロップである。３０１は交流電源、３０２は交流電源
バスからの給電抵抗、３０４，３０６，３０７は負荷抵
抗である。
３０７に流れる電流がスレーブフロップフロップの真値
（Ｔ）出力であり、３０６に流れるのが補値（Ｃ）出力
である。ここで１１３，１１４，３１１〜３１８は第４
図に構造を示すところの３接合磁気量子干渉型ゲート、
３３０，３３１は第５図に構造を示すところのＡＮＤゲ
ートである。第４図において４０１はジヨセフソン接
合、４０２はインダクタンス、４０３は入力信号線のイ
ンダクタンスであり４０２と磁気的に結合している。４
０４は分流抵抗である。３２０は直流バイアス電流であ
る。４０５はダンピング抵抗である。
（Ｔ）出力であり、３０６に流れるのが補値（Ｃ）出力
である。ここで１１３，１１４，３１１〜３１８は第４
図に構造を示すところの３接合磁気量子干渉型ゲート、
３３０，３３１は第５図に構造を示すところのＡＮＤゲ
ートである。第４図において４０１はジヨセフソン接
合、４０２はインダクタンス、４０３は入力信号線のイ
ンダクタンスであり４０２と磁気的に結合している。４
０４は分流抵抗である。３２０は直流バイアス電流であ
る。４０５はダンピング抵抗である。
また、第５図において４０１はジヨセフソン接合、４１
０〜４１３は抵抗である。
０〜４１３は抵抗である。
交流電源の波形を第６図に示す。同図で５０１，５０
３，５０５の部分が活性時間、５０２，５０４の部分が
不活性時間である。５０６は交流電源波形の振幅であ
る。
３，５０５の部分が活性時間、５０２，５０４の部分が
不活性時間である。５０６は交流電源波形の振幅であ
る。
以下に動作を第１図及び第６図により説明する。
５０１の時間中にセット入力Ｓがオンとなりリセット入
力Ｒがオフとなったとする。またスレーブフロップフロ
ップのＴ出力がオフに、Ｃ出力がオンになっていたとす
る。するとゲート３３０はオンとなり３３１はオフのま
まである。この時ゲート１１３が電圧状態（オン状
態）、１１４が零電圧状態（オフ状態）になり、出力イ
ンダクタンス１１７に矢印の向きの電流が流れる。この
状態は５０２の期間にセット・リセット入力が消失して
も保持される。１１７の出力電流はバイアス電流３２０
と、ゲート３１１では強め合い、３１２では打消し合
う。このため５０２の終りの方で３１１がオン状態にな
り３１２はオフのままである。すると３１１の出力電流
が、３１３に与えられて３１３をオンにする。３１４は
オフのままである。するとＴ出力が発生し、Ｃ出力はゼ
ロのままである。この出力は５０３の期間中にセット・
リセット入力が入替って１１７の値が変化しても変わら
ない。
力Ｒがオフとなったとする。またスレーブフロップフロ
ップのＴ出力がオフに、Ｃ出力がオンになっていたとす
る。するとゲート３３０はオンとなり３３１はオフのま
まである。この時ゲート１１３が電圧状態（オン状
態）、１１４が零電圧状態（オフ状態）になり、出力イ
ンダクタンス１１７に矢印の向きの電流が流れる。この
状態は５０２の期間にセット・リセット入力が消失して
も保持される。１１７の出力電流はバイアス電流３２０
と、ゲート３１１では強め合い、３１２では打消し合
う。このため５０２の終りの方で３１１がオン状態にな
り３１２はオフのままである。すると３１１の出力電流
が、３１３に与えられて３１３をオンにする。３１４は
オフのままである。するとＴ出力が発生し、Ｃ出力はゼ
ロのままである。この出力は５０３の期間中にセット・
リセット入力が入替って１１７の値が変化しても変わら
ない。
すなわち“前の周期”５０１でのＳ入力が“次の周期”
５０３におけるＴ出力として正常に伝搬しており、デー
タラッチ回路としてこのマスタースレーブフリップフロ
ップが動作することがわかる。
５０３におけるＴ出力として正常に伝搬しており、デー
タラッチ回路としてこのマスタースレーブフリップフロ
ップが動作することがわかる。
なお１１３〜１１４、３１１〜３１８の磁束結合型ゲー
トは第４図に示す３接合磁気量子干渉型ゲートに限定さ
れるものではなく、２接合磁気量子干渉型ゲート等を用
いることも可能である。また、３３０，３３１のＡＮＤ
ゲートについても第５図に示す抵抗結合型ＡＮＤに限定
されるものではなくＡＮＤ機能を有する他の抵抗結合型
ＡＮＤゲート、単一ジョセフソン接合、電流注入デバイ
ス（Current Injection Device）等を用いることも可能
である。
トは第４図に示す３接合磁気量子干渉型ゲートに限定さ
れるものではなく、２接合磁気量子干渉型ゲート等を用
いることも可能である。また、３３０，３３１のＡＮＤ
ゲートについても第５図に示す抵抗結合型ＡＮＤに限定
されるものではなくＡＮＤ機能を有する他の抵抗結合型
ＡＮＤゲート、単一ジョセフソン接合、電流注入デバイ
ス（Current Injection Device）等を用いることも可能
である。
以上示したごとく本発明によれば出力電流路が超伝導ル
ープを形成せず、このため設計が容易でかつ出力振幅の
ゆらぎがないマスターフリップフロップを含むマスター
スレーブフリップフロップが構成できる。
ープを形成せず、このため設計が容易でかつ出力振幅の
ゆらぎがないマスターフリップフロップを含むマスター
スレーブフリップフロップが構成できる。
第１図は本発明によるマスタースレーブフリップフロッ
プの構成図、第２図はハッフル型フリップフロップの構
成図、第３図はハッフル型フリップフロップの動作タイ
ミングを示す図、第４図は本発明の実施例で用いられる
ジヨセフソン３接合磁束干渉型ゲートの構成図、第５図
は本発明の実施例で用いられるジョセフソンＡＮＤゲー
トの構成図、第６図は本発明の実施例の交流電源のタイ
ミングを示す図である。 １１１，１１２，３２０……直流定電流源 ３０１……交流定電圧源 １１３，１１４，３１１〜３１８……ジョセフソンゲー
ト ４０１……ジョセフソン接合
プの構成図、第２図はハッフル型フリップフロップの構
成図、第３図はハッフル型フリップフロップの動作タイ
ミングを示す図、第４図は本発明の実施例で用いられる
ジヨセフソン３接合磁束干渉型ゲートの構成図、第５図
は本発明の実施例で用いられるジョセフソンＡＮＤゲー
トの構成図、第６図は本発明の実施例の交流電源のタイ
ミングを示す図である。 １１１，１１２，３２０……直流定電流源 ３０１……交流定電圧源 １１３，１１４，３１１〜３１８……ジョセフソンゲー
ト ４０１……ジョセフソン接合
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−43652（ＪＰ，Ａ) 特開 昭57−174926（ＪＰ，Ａ)
Claims (1)
- 【請求項１】マスターフリップフロップとスレーブフリ
ップフロップとからなるジョセフソン接合を用いたマス
タースレーブフリップフロップにおいて、マスターフリ
ップフロップを直流の定電流源から電流を注入される第
１の節点と接地点の間に設けられた第１のジョセフソン
接合と、直流の定電流源により電流を引き出される第２
の節点と接地点との間に設けらるた第２のジョセフソン
接合と、第３の節点と接地点の間に設けられたインダク
タンスと、該第１の節点と第３の節点との間に接続され
た第１の抵抗と、該第２の節点と第３の節点との間に接
続された第２の抵抗とからなる直流電源駆動型ジヨセフ
ソン回路で構成し、該直流駆動回路の該第３の節点と該
接地点の間に存在するインダクタンスが該マスターフリ
ップフロップの出力線として該スレーブフリップフロッ
プに接続されていることを特徴とするジヨセフソンマス
タースレーブフリップフロップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041432A JPH0626302B2 (ja) | 1987-02-26 | 1987-02-26 | ジヨセフソンマスタ−スレ−ブフリツプフロツプ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62041432A JPH0626302B2 (ja) | 1987-02-26 | 1987-02-26 | ジヨセフソンマスタ−スレ−ブフリツプフロツプ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63209319A JPS63209319A (ja) | 1988-08-30 |
| JPH0626302B2 true JPH0626302B2 (ja) | 1994-04-06 |
Family
ID=12608203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62041432A Expired - Lifetime JPH0626302B2 (ja) | 1987-02-26 | 1987-02-26 | ジヨセフソンマスタ−スレ−ブフリツプフロツプ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0626302B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307602A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 高電力用アイソレータ |
-
1987
- 1987-02-26 JP JP62041432A patent/JPH0626302B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307602A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 高電力用アイソレータ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63209319A (ja) | 1988-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420586A (en) | Superconducting analog to digital converter type circuit | |
| US2783456A (en) | Phase responsive bistable devices | |
| US5287057A (en) | Superconducting circuit having a rectifier for converting a bipolar signal to a unipolar signal | |
| JPS63209319A (ja) | ジヨセフソンマスタ−スレ−ブフリツプフロツプ | |
| JPH0378008B2 (ja) | ||
| JPH0342731B2 (ja) | ||
| Beha et al. | A four input-AND-gate with five asymmetric interferometers | |
| JP2884886B2 (ja) | 超伝導記憶回路におけるリセット回路 | |
| JP3459867B2 (ja) | ジョセフソンラッチ回路 | |
| JPH043039B2 (ja) | ||
| JPH061889B2 (ja) | ジヨセフソン効果を用いたラツチ回路 | |
| JPH0213855B2 (ja) | ||
| JPS622732B2 (ja) | ||
| JPS60254915A (ja) | ジヨセフソンフリツプフロツプ回路 | |
| JPS6175574A (ja) | 超電導スイツチング回路 | |
| JPH0754900B2 (ja) | ジョセフソン抵抗結合型否定回路 | |
| JPS59210722A (ja) | 超電導フリツプフロツプ回路 | |
| JPH02252195A (ja) | ジョセフソンラッチ回路 | |
| JPS644696B2 (ja) | ||
| JP3060494B2 (ja) | フリップフロップ | |
| JPH0342020B2 (ja) | ||
| JPH0234530B2 (ja) | ||
| JPH043037B2 (ja) | ||
| JPS58103224A (ja) | 超伝導タイミング信号形成回路 | |
| JPH0342019B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |