JPH0425730B2 - - Google Patents
Info
- Publication number
- JPH0425730B2 JPH0425730B2 JP59101254A JP10125484A JPH0425730B2 JP H0425730 B2 JPH0425730 B2 JP H0425730B2 JP 59101254 A JP59101254 A JP 59101254A JP 10125484 A JP10125484 A JP 10125484A JP H0425730 B2 JPH0425730 B2 JP H0425730B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- base
- collector
- driven
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0826—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in bipolar transistor switches
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は消費電力が少なくてすみ、かつ信頼
性の高いトランジスタのベース駆動回路に関する
ものである。
性の高いトランジスタのベース駆動回路に関する
ものである。
第１図は従来のトランジスタのベース駆動回路
を示す回路図である。同図において、１は第１直
流電圧源、２はこの第１直流電圧源１に直列に接
続された第２直流電圧源、３は一端が上記第１直
流電圧源１の正電極に接続された抵抗、４は第１
入力端子、５は第２入力端子、６はコレクタが抵
抗３の他端に接続され、ベースが第１入力端子４
に接続され、エミツタがノード７に接続された第
１トランジスタ、８はコレクタがノード７に接続
され、ベースが第２入力端子５に接続され、エミ
ツタが上記第２直流電源２の負電極に接続された
第２トランジスタ、９はコレクタが主回路の負荷
１０の一端に接続され、ベースがノード７に接続
され、エミツタがノード１１に接続された主回路
の被駆動トランジスタ、１２は正電極が負荷１０
の他端に接続され、負電極がノード１１に接続さ
れた主回路の直流電源である。
を示す回路図である。同図において、１は第１直
流電圧源、２はこの第１直流電圧源１に直列に接
続された第２直流電圧源、３は一端が上記第１直
流電圧源１の正電極に接続された抵抗、４は第１
入力端子、５は第２入力端子、６はコレクタが抵
抗３の他端に接続され、ベースが第１入力端子４
に接続され、エミツタがノード７に接続された第
１トランジスタ、８はコレクタがノード７に接続
され、ベースが第２入力端子５に接続され、エミ
ツタが上記第２直流電源２の負電極に接続された
第２トランジスタ、９はコレクタが主回路の負荷
１０の一端に接続され、ベースがノード７に接続
され、エミツタがノード１１に接続された主回路
の被駆動トランジスタ、１２は正電極が負荷１０
の他端に接続され、負電極がノード１１に接続さ
れた主回路の直流電源である。
なお、第２図ａにおいて、実線で示す波形L1
は被駆動トランジスタ９のコレクタ電流を示し、
点線で示す波形L2は被駆動トランジスタ９のコ
レクタ・エミツタ間電圧を示し、第２図ｂは被駆
動トランジスタ９のベース電流L8の波形を示す。
は被駆動トランジスタ９のコレクタ電流を示し、
点線で示す波形L2は被駆動トランジスタ９のコ
レクタ・エミツタ間電圧を示し、第２図ｂは被駆
動トランジスタ９のベース電流L8の波形を示す。
次に、上記構成に係るトランジスタのベース駆
動回路の動作について説明する。まず、第１入力
端子４に駆動信号が入力すると、この駆動信号が
第１トランジスタ６のベースに印加し、この第１
トランジスタ６が導通状態になる。そして、この
第１トランジスタ６の導通により、被駆動トラン
ジスタ９が導通状態になり、主回路の負荷１０を
駆動することができる。逆に、第１入力端子４に
遮断信号が入力し、第２入力端子５に導通信号が
入力すると、この第２トランジスタ８が導通状態
になる。そして、この第２トランジスタ８の導通
により、被駆動トランジスタ９が遮断状態にな
り、主回路の負荷１０へ流れている電流を遮断す
ることができる。
動回路の動作について説明する。まず、第１入力
端子４に駆動信号が入力すると、この駆動信号が
第１トランジスタ６のベースに印加し、この第１
トランジスタ６が導通状態になる。そして、この
第１トランジスタ６の導通により、被駆動トラン
ジスタ９が導通状態になり、主回路の負荷１０を
駆動することができる。逆に、第１入力端子４に
遮断信号が入力し、第２入力端子５に導通信号が
入力すると、この第２トランジスタ８が導通状態
になる。そして、この第２トランジスタ８の導通
により、被駆動トランジスタ９が遮断状態にな
り、主回路の負荷１０へ流れている電流を遮断す
ることができる。
しかしながら、従来のトランジスタのベース駆
動回路は被駆動トランジスタ９に順電流を供給す
るための第１直流電源１および被駆動トランジス
タ９を遮断させるときにベースに逆バイアスを与
えるための第２直流電源２を必要とする。また、
ベース順電流が定電流であるため、主回路の負荷
１０が短絡事故などで被駆動トランジスタ９に短
絡電流が流れたときにはその短絡保護が非常に困
難になるなどの欠点があつた。
動回路は被駆動トランジスタ９に順電流を供給す
るための第１直流電源１および被駆動トランジス
タ９を遮断させるときにベースに逆バイアスを与
えるための第２直流電源２を必要とする。また、
ベース順電流が定電流であるため、主回路の負荷
１０が短絡事故などで被駆動トランジスタ９に短
絡電流が流れたときにはその短絡保護が非常に困
難になるなどの欠点があつた。
したがつて、この発明の目的は１個の直流電源
により被駆動トランジスタ９に順電流を供給する
ことができ、しかも短絡電流を瞬時にしゃ断する
かあるいは抑制することにより、短絡保護を可能
にしたトランジスタのベース駆動回路を提供する
ものである。
により被駆動トランジスタ９に順電流を供給する
ことができ、しかも短絡電流を瞬時にしゃ断する
かあるいは抑制することにより、短絡保護を可能
にしたトランジスタのベース駆動回路を提供する
ものである。
このような目的を達成するため、この発明は、
１個の直流電源１と、コレクタに直流電源の正電
極側が抵抗３を介して接続され、ベースに駆動、
遮断信号が入力され、エミツタに主回路の被駆動
トランジスタ９のベースが接続された第１のトラ
ンジスタ６と、コレクタに第１のトランジスタの
エミツタが接続され、エミツタに直流電源の負電
極側が接続された第２のトランジスタ８と、第１
のトランジスタのコレクタと第２のトランジスタ
のベースとの間に接続され、第１のトランジスタ
のコレクタの電圧が第２のトランジスタのベース
の電圧より所定以上高くなつたとき導通して第２
のトランジスタを導通状態にする定電圧素子１５
と、被駆動トランジスタ９のコレクタとエミツタ
の間に接続された２個の抵抗１７，１９の直列回
路からなり、２個の抵抗の接続点が第１のトラン
ジスタのコレクタに接続され、２個の抵抗の接続
点の電圧が所定以上高くなつたとき定電圧素子を
介して第２のトランジスタを導通状態にさせる電
圧分圧回路とを備えるものであり、以下実施例を
用いて詳細に説明する。
１個の直流電源１と、コレクタに直流電源の正電
極側が抵抗３を介して接続され、ベースに駆動、
遮断信号が入力され、エミツタに主回路の被駆動
トランジスタ９のベースが接続された第１のトラ
ンジスタ６と、コレクタに第１のトランジスタの
エミツタが接続され、エミツタに直流電源の負電
極側が接続された第２のトランジスタ８と、第１
のトランジスタのコレクタと第２のトランジスタ
のベースとの間に接続され、第１のトランジスタ
のコレクタの電圧が第２のトランジスタのベース
の電圧より所定以上高くなつたとき導通して第２
のトランジスタを導通状態にする定電圧素子１５
と、被駆動トランジスタ９のコレクタとエミツタ
の間に接続された２個の抵抗１７，１９の直列回
路からなり、２個の抵抗の接続点が第１のトラン
ジスタのコレクタに接続され、２個の抵抗の接続
点の電圧が所定以上高くなつたとき定電圧素子を
介して第２のトランジスタを導通状態にさせる電
圧分圧回路とを備えるものであり、以下実施例を
用いて詳細に説明する。
第３図はこの発明に係るトランジスタのベース
駆動回路の一実施例を示す回路図である。同図に
おいて、１３はアノードが第１トランジスタ６の
コレクタに接続され、カソードがノード１４に接
続されたダイオード、１５はカソードがノード１
４に接続され、アノードが第２トランジスタ８の
ベースに接続されたツエナーダイオード、１６は
一端がこの第２トランジスタ８のベースに接続さ
れ、他端がノード１１に接続された抵抗、１７は
一端が被駆動トランジスタ９のコレクタに接続さ
れ、他端がノード１４に接続された抵抗、１８は
一方の電極が被駆動トランジスタ９のコレクタに
接続され、他方の電極がノード１４に接続された
コンデンサ、１９は一端がノード１４に接続さ
れ、他端がノード１１に接続された抵抗である。
駆動回路の一実施例を示す回路図である。同図に
おいて、１３はアノードが第１トランジスタ６の
コレクタに接続され、カソードがノード１４に接
続されたダイオード、１５はカソードがノード１
４に接続され、アノードが第２トランジスタ８の
ベースに接続されたツエナーダイオード、１６は
一端がこの第２トランジスタ８のベースに接続さ
れ、他端がノード１１に接続された抵抗、１７は
一端が被駆動トランジスタ９のコレクタに接続さ
れ、他端がノード１４に接続された抵抗、１８は
一方の電極が被駆動トランジスタ９のコレクタに
接続され、他方の電極がノード１４に接続された
コンデンサ、１９は一端がノード１４に接続さ
れ、他端がノード１１に接続された抵抗である。
なお、上記直列に接続された抵抗１７および１
９は上記被駆動トランジスタ９のコレクタ・エミ
ツタ間に接続され、電圧分圧回路を構成する。
９は上記被駆動トランジスタ９のコレクタ・エミ
ツタ間に接続され、電圧分圧回路を構成する。
次に、上記構成によるトランジスタのベース駆
動回路の動作について説明する。まず、第１入力
端子４に駆動信号が入力すると、この駆動信号は
第１トランジスタ６のベースに印加するため、こ
の第１トランジスタ６が導通状態になる。したが
つて、被駆動トランジスタ９のベースには第１直
流電源１から抵抗３、この導通状態の第１トラン
ジスタ６のコレクタ・エミツタを介してベース順
電流が流れ、この被駆動トランジスタ９が導通状
態になる。このため、主回路の負荷１０が駆動す
ることができる。逆に、第１入力端子４に遮断信
号が入力すると、第１トランジスタ６のベース電
流がしゃ断される。このため、第１トランジスタ
６のコレクタ電位が上昇し、第１直流電源１から
抵抗３、ダイオード１３、ツエナーダイオード１
５を通して第２トランジスタ８のベースに順電流
が流れる。このため、第２トランジスタ８が導通
状態になり、被駆動トランジスタ９のベース電位
がほぼエミツタ電位まで下げられる。このとき、
第１トランジスタ６は遮断状態になり、被駆動ト
ランジスタ９はベース逆電流が流れる。このた
め、この被駆動トランジスタ９は遮断状態にな
る。このように、第１トランジスタ６のベース信
号の有無により、被駆動トランジスタ９の導通状
態あるいは遮断状態が選択される。一方、被駆動
トランジスタ９のコレツタ・エミツタ間に接続さ
れた抵抗１７および１９の直列接続による電圧分
圧回路により、この被駆動トランジスタ９に短絡
電流が流れたときに、この被駆動トランジスタ９
のコレクタ・エミツタ間の電圧が上昇し、この電
圧に比例した電圧が、ツエナーダイオード１５の
ツエナー電圧より上昇した場合に、このツエナー
ダイオード１５はアバランシエして、アバランシ
エ電流が第２トランジスタ８のベースに流れ込
む。したがつて、この第２トランジスタ８が導通
状態になる。この第２トランジスタ８の導通状態
により、第１トランジスタ６のエミツタ電流は第
２トランジスタ８に流れ込むことにより、被駆動
トランジスタ９のベース電流は抑制され、短絡電
流が減少する。したがつて、被駆動トランジスタ
９の短絡電流が減少することによりその保護を容
易にすることができる。
動回路の動作について説明する。まず、第１入力
端子４に駆動信号が入力すると、この駆動信号は
第１トランジスタ６のベースに印加するため、こ
の第１トランジスタ６が導通状態になる。したが
つて、被駆動トランジスタ９のベースには第１直
流電源１から抵抗３、この導通状態の第１トラン
ジスタ６のコレクタ・エミツタを介してベース順
電流が流れ、この被駆動トランジスタ９が導通状
態になる。このため、主回路の負荷１０が駆動す
ることができる。逆に、第１入力端子４に遮断信
号が入力すると、第１トランジスタ６のベース電
流がしゃ断される。このため、第１トランジスタ
６のコレクタ電位が上昇し、第１直流電源１から
抵抗３、ダイオード１３、ツエナーダイオード１
５を通して第２トランジスタ８のベースに順電流
が流れる。このため、第２トランジスタ８が導通
状態になり、被駆動トランジスタ９のベース電位
がほぼエミツタ電位まで下げられる。このとき、
第１トランジスタ６は遮断状態になり、被駆動ト
ランジスタ９はベース逆電流が流れる。このた
め、この被駆動トランジスタ９は遮断状態にな
る。このように、第１トランジスタ６のベース信
号の有無により、被駆動トランジスタ９の導通状
態あるいは遮断状態が選択される。一方、被駆動
トランジスタ９のコレツタ・エミツタ間に接続さ
れた抵抗１７および１９の直列接続による電圧分
圧回路により、この被駆動トランジスタ９に短絡
電流が流れたときに、この被駆動トランジスタ９
のコレクタ・エミツタ間の電圧が上昇し、この電
圧に比例した電圧が、ツエナーダイオード１５の
ツエナー電圧より上昇した場合に、このツエナー
ダイオード１５はアバランシエして、アバランシ
エ電流が第２トランジスタ８のベースに流れ込
む。したがつて、この第２トランジスタ８が導通
状態になる。この第２トランジスタ８の導通状態
により、第１トランジスタ６のエミツタ電流は第
２トランジスタ８に流れ込むことにより、被駆動
トランジスタ９のベース電流は抑制され、短絡電
流が減少する。したがつて、被駆動トランジスタ
９の短絡電流が減少することによりその保護を容
易にすることができる。
以上詳細に説明したように、この発明に係るト
ランジスタのベース駆動回路によれば、１個の直
流電源で駆動することができ、消費電力を低減す
ることができ、しかも負荷の短絡事故から被駆動
トランジスタを容易に保護することができるなど
の効果がある。
ランジスタのベース駆動回路によれば、１個の直
流電源で駆動することができ、消費電力を低減す
ることができ、しかも負荷の短絡事故から被駆動
トランジスタを容易に保護することができるなど
の効果がある。
第１図は従来のトランジスタのベース駆動回路
を示す回路図、第２図ａおよび第２図ｂは第１図
の各部の波形を示す図、第３図はこの発明に係る
トランジスタのベース駆動回路の一実施例を示す
回路図である。 １……第１直流電源、２……第２直流電源、３
……抵抗、４……第１入力端子、５……第２入力
端子、６……第１トランジスタ、７……ノード、
８……第２トランジスタ、９……被駆動トランジ
スタ、１０……負荷、１１……ノード、１２……
主回路の直流電源、１３……ダイオード、１４…
…ノード、１５……ツエナーダイオード、１６お
よび１７……抵抗、１８……コンデンサ、１９…
…抵抗。なお、同一符号または相当部分を示す。
を示す回路図、第２図ａおよび第２図ｂは第１図
の各部の波形を示す図、第３図はこの発明に係る
トランジスタのベース駆動回路の一実施例を示す
回路図である。 １……第１直流電源、２……第２直流電源、３
……抵抗、４……第１入力端子、５……第２入力
端子、６……第１トランジスタ、７……ノード、
８……第２トランジスタ、９……被駆動トランジ
スタ、１０……負荷、１１……ノード、１２……
主回路の直流電源、１３……ダイオード、１４…
…ノード、１５……ツエナーダイオード、１６お
よび１７……抵抗、１８……コンデンサ、１９…
…抵抗。なお、同一符号または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ １個の直流電源と、 コレクタにこの直流電源の正電極側が抵抗を介
して接続され、ベースに駆動信号または遮断信号
が入力され、エミツタに主回路の被駆動トランジ
スタのベースが接続された第１のトランジスタ
と、 コレクタにこの第１のトランジスタのエミツタ
が接続され、エミツタに上記直流電源の負電極側
が接続された第２のトランジスタと、 上記第１のトランジスタのコレクタと上記第２
のトランジスタのベースとの間に接続され、第１
のトランジスタのコレクタの電圧が第２のトラン
ジスタのベースの電圧より所定以上高くなつたと
き導通して第２のトランジスタを導通状態にする
定電圧素子と、 上記被駆動トランジスタのコレクタとエミツタ
の間に接続された２個の抵抗の直列回路からな
り、２個の抵抗の接続点が上記第１のトランジス
タのコレクタに接続され、２個の抵抗の接続点の
電圧が所定以上高くなつたとき上記定電圧素子を
介して第２のトランジスタを導通状態にさせる電
圧分圧回路とを備え、 上記第１のトランジスタのベースに駆動信号が
入力したときに上記被駆動トランジスタを導通状
態にし、遮断信号が入力したときに被駆動トラン
ジスタを遮断状態にする。 ことを特徴とするトランジスタのベース駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101254A JPS60245309A (ja) | 1984-05-18 | 1984-05-18 | トランジスタのベ−ス駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59101254A JPS60245309A (ja) | 1984-05-18 | 1984-05-18 | トランジスタのベ−ス駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60245309A JPS60245309A (ja) | 1985-12-05 |
| JPH0425730B2 true JPH0425730B2 (ja) | 1992-05-01 |
Family
ID=14295774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59101254A Granted JPS60245309A (ja) | 1984-05-18 | 1984-05-18 | トランジスタのベ−ス駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60245309A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131857A (en) * | 1978-04-04 | 1979-10-13 | Toshiba Corp | Transistor dc switching device |
| JPS57170628A (en) * | 1981-04-14 | 1982-10-20 | Nec Corp | Transistor circuit |
-
1984
- 1984-05-18 JP JP59101254A patent/JPS60245309A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60245309A (ja) | 1985-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5469095A (en) | Bridge circuit for driving an inductive load with a shoot-through prevention circuit | |
| JP2692355B2 (ja) | スイッチング電源装置 | |
| JPH0668709B2 (ja) | 電圧安定化装置 | |
| USRE34107E (en) | Power transistor drive circuit with improved short circuit protection | |
| JPH0425730B2 (ja) | ||
| JP2586601B2 (ja) | カレントミラー回路 | |
| US4096400A (en) | Inductive load driving amplifier | |
| JPH0446058B2 (ja) | ||
| JPH0158757B2 (ja) | ||
| JPS60153315U (ja) | 過電流保護機能を有する定電圧電源回路 | |
| JPH0317471Y2 (ja) | ||
| JPS6125324Y2 (ja) | ||
| JPS6237431Y2 (ja) | ||
| JPH07288074A (ja) | リレー駆動回路 | |
| JPH0338708Y2 (ja) | ||
| JPH073828Y2 (ja) | オンゲ−ト回路 | |
| SU1078551A1 (ru) | Устройство управлени с защитой от короткого замыкани | |
| KR960007922Y1 (ko) | 충전전지를 이용한 보조전원회로 | |
| JPS6031312Y2 (ja) | スイツチング回路 | |
| JPS61296819A (ja) | 複合形スイツチ素子回路 | |
| JPH0513064Y2 (ja) | ||
| JPH0583929A (ja) | 静電誘導サイリスタの駆動回路 | |
| JPS60239119A (ja) | トランジスタのベ−ス駆動回路 | |
| JPH0447272B2 (ja) | ||
| JPS5943850B2 (ja) | 半導体素子の駆動回路 |