JPH04257931A - 計算機システム - Google Patents

計算機システム

Info

Publication number
JPH04257931A
JPH04257931A JP3040935A JP4093591A JPH04257931A JP H04257931 A JPH04257931 A JP H04257931A JP 3040935 A JP3040935 A JP 3040935A JP 4093591 A JP4093591 A JP 4093591A JP H04257931 A JPH04257931 A JP H04257931A
Authority
JP
Japan
Prior art keywords
bus
module
functional module
output
functional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3040935A
Other languages
English (en)
Inventor
Sei Yano
矢野 星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP3040935A priority Critical patent/JPH04257931A/ja
Publication of JPH04257931A publication Critical patent/JPH04257931A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、冗長構成を持ち、故障
が発生しても連続運転可能な計算機システムに関する。
【0002】
【従来の技術】従来、この種の計算機システムは、2つ
の方式が採用されていた。一つは、3重化以上の冗長構
成をとり、多数決にて故障モジュールを特定し、残りの
モジュールで運転を継続する方式であった。他の一つは
、自己障害検出機構を持ったモジュールが2重化されて
おり、一のモジュールが障害を検出すると、他のモジュ
ールにて運転を継続する方式であった。
【0003】前者の従来例を図2に示し、後者の従来例
を図3に示す。図2は従来の計算機システムの一例を示
し、特に3重化システムの場合の構成図である。同図に
おいて、 200〜202 は、計算機システムを構成
する機能モジュールであって、これらの機能モジュール
 200〜202 は、それぞれ同一機能のシステム構
成要素である。計算機システムは、これらの機能モジュ
ール 200〜202 により3重化構成となっている
。機能モジュール 200は、バス206 に動作結果
を出力し、機能モジュール201 はバス207 に動
作結果を出力し、機能モジュール 202はバス208
 に動作結果を出力するように結線されている。機能モ
ジュール 200は多数決回路203 を有し、機能モ
ジュール201 は多数決回路204 を有し、機能モ
ジュール 202は多数決回路205 を有している。 これらの多数決回路 203〜205 は、それぞれ、
3つのバス 206〜208 に接続されている。
【0004】このような構成のもとでは、機能モジュー
ル 200〜202 のいずれかに故障が発生した場合
は、バス 206〜208 のいずれかに誤った結果が
出力される。このため、多数決回路 203〜205 
は、バス 206〜208 からの情報を比較し不一致
を検出し、更に多数決により故障モジュールを特定し、
自モジュールが故障の時は、運転を停止し、他モジュー
ルが故障の時は運転を継続することにより、連続運転を
可能としていた。
【0005】図3は、従来の計算機システムの他の例を
示し、特に自己障害検出機構を持ったモジュールの2重
化システムの場合の構成図である。同図において、30
0 、301 は、計算機システムを構成する機能モジ
ュールであって、これらの機能モジュール300 、3
01 は、それぞれ同一機能のシステム構成要素である
。計算機システムは、これらの機能モジュール300 
、301 により2重化構成となっている。機能モジュ
ール300 、301 は、ともにバス304 304
 、305 に接続されている。機能モジュール300
 は、バス304 、305に動作結果を出力し、機能
モジュール301 は、バス304 、305 に動作
結果を出力しないようになっている。機能モジュール3
00 、301 は、それぞれ図示の如く自己故障検出
機構302 、303 を有している。このような構成
のもとに、機能モジュール300 、301 のいずれ
かに故障が発生すると、自己故障検出機構302 、3
03 のいずれかにより故障が検出され、故障に係る機
能モジュールは、運転を停止し、他の正常モジュールは
運転を継続する。これにより、連続運転を可能としてい
た。
【0006】
【発明が解決しようとする課題】しかしながら、上述し
た従来方式では次のような問題があった。即ち、前者の
3重化システム(図2)では、バスも3重化する必要が
あり、非常に多くのバス信号線を必要としていた。計算
機システムにおいて、取扱うデータおよびアドレスのビ
ット幅はともに、今後増加するため、バスを3重化する
ことは非常に大きな問題である。また、後者の自己故障
検出機構を持ったモジュールの2重化システム(図3)
では、自己故障検出を行なうために、機能モジュール内
部も冗長構成にする必要があり、非常に多くのハードウ
ェアを必要とするという問題点があった。本発明の目的
は、このような従来の問題点を解決し、従来方式に比べ
少ないハードウェアにて冗長構成を実現し、信頼性の高
い計算機システムを提供することにある。
【0007】
【課題を解決するための手段】本発明は、機能モジュー
ルを冗長構成とし、一つの機能モジュールに故障が発生
しても、残りの正常な機能モジュールにて連続運転する
ことができるようにした計算機システムにおいて、第1
バスおよび第2バスに接続されており、自機能モジュー
ルの動作結果を前記第1バスへ出力し、自機能モジュー
ルの動作結果と前記第2バスからの入力情報とを比較し
、不一致を検出すると自機能モジュールの動作結果を保
持した状態で前記第1バスへの出力を停止する第1の機
能モジュールと、前記第1バスおよび前記第2バスに接
続されており、自機能モジュールの動作結果を前記第2
バスに出力し、自機能モジュールの動作結果と前記第1
バスからの入力情報とを比較い、不一致を検出すると自
機能モジュールの動作結果を保持した状態で前記第2バ
スへの出力を停止する第2の機能モジュールと、前記第
1バスおよび前記第2バスに接続されており、自機能モ
ジュールの動作結果を前記第1バスおよび第2バスへ出
力せず、自機能モジュールの動作結果と前記第1バスお
よび前記第2バスからの入力情報とを比較し、不一致を
検出すると、多数決により自機能モジュールが故障でな
いとき、前記第1バスおよび第2バスに自機能モジュー
ルの動作結果を出力する第3の機能モジュールとを備え
、前記第1および第2の機能モジュールは、前記不一致
のとき、前記第1バスおよび前記第2バスからの前記第
3の機能モジュールの出力情報と保持した自機能モジュ
ールの動作結果とを比較し、一致していれば動作を再開
し、不一致のときは動作を停止するように構成したもの
である。
【0008】
【作用】第1の機能モジュールに故障が起きると、第1
および第2の機能モジュールは、自モジュールの動作結
果を保持した状態で出力を停止する。第3の機能モジュ
ールは、自モジュールの正しい動作結果を第1バスと第
2バスへ出力する。第1および第2の機能モジュールは
保持した自モジュールの動作結果と第3の機能モジュー
ルが出力したバス情報とを比較する。第1の機能モジュ
ールは不一致により動作を停止し、第2の機能モジュー
ルは一致により動作を開始する。
【0009】
【実施例】次に本発明の実施例について図面を用いて説
明する。図1は、本発明による計算機システムの一実施
例を示す構成図である。同図において、 100〜10
2 は、計算機システムを構成する第1〜第3の機能モ
ジュール 100〜102 によって3重化構成されて
いる。第1〜第3の機能モジュール 100〜102 
の出力側は、それぞれ2本の第1バス106 、第2バ
ス107 に接続されている。この場合、第1の機能モ
ジュール100 は、第1バス106 へ出力を供給し
、第2バス107 へは出力を供給しないようになって
いる(点線の矢印で示す)。また、第2の機能モジュー
ル101 は、第1バス106 へ出力を供給せず(点
線の矢印で示す)、第2バス107 へ出力を供給する
ようになっている。また、第3の機能モジュール102
 は、第1バス106 および第2バス107 へ出力
を供給しないようになっている(点線の矢印で示す)。
【0010】第1の機能モジュール(第1モジュールと
略称する。)100 は、多数決回路103 を有し、
第2の機能モジュール(第2モジュールと略称する。)
101 は多数決回路104 104 を有し、第3の
機能モジュール(第3モジュールと略称する。)102
 は、多数決回路105 を有している。多数決回路 
103〜105 は、それぞれ自機能モジュール(以下
、自モジュールという。)の動作結果が入力されるよう
になっており、かつ第1バス106 および第2バス1
07 に接続されている。多数決回路 103〜105
 は、自モジュールの動作結果と第1バス106 およ
び第2バス107 から入力される情報(動作結果)と
を比較し、不一致か否かを判定し、不一致のとき異常で
あると判定するものである。また、多数決回路 103
〜105 は、自モジュールの動作結果と第1バス10
6 および第2バス107 から入力される情報(動作
結果)とを比較し、多数決により自モジュールが異常で
あるか否か(但し、自モジュールの動作結果が多数を占
めれば正常と判定する。)を判定するものである。
【0011】次に図1の動作について、図4のフローチ
ャートを用いて説明する。なお図4は、図1の動作フロ
ーチャートである。 (1) まず、第1の機能モジュール100 にて故障
が発生したときの動作の概要について説明する。いま、
第1〜第3の機能モジュール 100〜102 が動作
を開始する。そして、第1の機能モジュール100 は
、動作結果を第1バス106 へ出力し、第2の機能モ
ジュール101 は、動作結果を第2バス107 へ出
力する(ステップS1、S11)。 第3の機能モジュール102 は、動作結果を、第1バ
ス106 、第2バス107 へ出力しない(ステップ
S21)。これら第1〜第3の機能モジュール 100
〜102 で構成される計算機システムの運転中、第1
の機能モジュール100 にて故障が発生すると、誤っ
た動作結果が第1バス106 へ出力される。各第1〜
第3の機能モジュール 100〜102 において、多
数決回路 103〜105 は、自モジュールの動作結
果と第1バス106 および第2バス107 から入力
される情報(動作結果)とを比較し、不一致か否かによ
り異常か否かの検出を行なう(ステップS2、S3、S
12、S13、S22、S23)。
【0012】第1の機能モジュール100 は、多数決
回路103 にて自モジュールの動作結果と第2バス1
07 からの入力情報が異なり(不一致となり)、異常
を検出すると、第1バス106 へ動作結果を出力する
のを止める(ステップS4)。また、第2の機能モジュ
ール101 は、多数決回路104 にて自モジュール
の動作結果と第1バス106 からの入力情報が異なり
(不一致となり)、異常を検出すると、第2バス107
 へ動作結果を出力するのを止める(ステップS14)
【0013】また、第3の機能モジュール102 の多
数決回路105 は、自モジュールの動作結果と第1バ
ス106 および第2バス107からの入力情報(ここ
では、第1バス106 からの入力情報が誤った動作結
果となっている。)とが異なり(不一致となり)、異常
を検出する。更に、第3の機能モジュール102 の多
数決回路105 は、自モジュールの動作結果と第1バ
ス106 又は第2バス107 からの入力情報(ここ
では、第2バス107 からの入力情報)が一致するの
で、多数決により自モジュールが正常であると判定し、
他モジュール(第1の機能モジュール100 又は第2
の機能モジュール101 )が異常であると判定する。 これにより、第3の機能モジュール102 は、次のバ
スサイクルにて正しい動作結果を第1バス106 およ
び第2バス107 へ出力する(以上、ステップS23
、S24)。
【0014】第1の機能モジュール100 は、多数決
回路103 にて、自モジュールの動作結果と第1バス
106 および第2バス107 からの入力情報(正し
い動作結果)とを比較し、多数決により自モジュールが
異常であると判定すると、動作を停止(運転停止)する
(ステップS5、S6、S7)。
【0015】次に第2の機能モジュール101 は、多
数決回路104 にて、自モジュールの動作結果と第1
バス106 および第2バス107 からの入力情報(
正しい動作結果)とを比較し、多数決により自モジュー
ルが正常であると判定すると、動作を再開(運転を継続
)する(ステップS15、S16、S17)。以上の動
作説明から判るように第1の機能モジュール100 は
、運転を停止するが、他の2台の機能モジュール、即ち
第2および第3の機能モジュール101 および102
 は運転を継続することになる。
【0016】(2) 上記(1) では、第1の機能モ
ジュール100 に故障が発生した場合について説明し
たが、第2の機能モジュール101 に故障が発生した
場合については、次のように動作する。即ち、第1〜第
3の機能モジュール 100〜102 が動作を開始す
る。そして、第1の機能モジュール100 は、動作結
果を第1バス106 へ出力し、第2の機能モジュール
101 は動作結果を第2バス107 へ出力する(ス
テップS1、S11)。第3の機能モジュール102 
は、動作結果を第1バス106 、第2バス107 へ
出力しない(ステップS21)。このようにして計算機
システム運転中に、第2の機能モジュール101にて故
障が発生すると、第2の機能モジュール101 より誤
った動作結果が第2バス107 へ出力される。
【0017】第1〜第3の機能モジュール 100〜1
02 の多数決回路 103〜105 は、自モジュー
ルの動作結果と第1バス106 および第2バス107
 から入力される情報(動作結果)とを比較し、不一致
か否かにより異常か否かの検出を行なう(ステップS2
、S3、S12、S13、S22、S23)。第1の機
能モジュール100 は、多数決回路103 にて、自
モジュールの動作結果と第2バス107 からの入力情
報が異なり(不一致となり)、異常を検出すると、第1
バス106 へ動作結果を出力するのを止める(ステッ
プS4)。第2の機能モジュール101 は、多数決回
路104 にて、自モジュールの動作結果と第1バス1
06 からの入力情報が異なり(不一致となり)、異常
を検出すると、第2バス107 へ動作結果を出力する
のを止める(ステップS14)。
【0018】第3の機能モジュール102 の多数決回
路105 は、自モジュールの動作結果と第1バス10
6 および第2バス107 からの入力情報(ここでは
、第2バス107 からの入力情報が誤った動作結果と
なっている。)とが異なり(不一致となり)、異常を検
出する。また、第3の機能モジュール102 の多数決
回路105 は、自モジュールの動作結果と、第1バス
106 および第2バス107 からの入力情報(ここ
では、第1バス106 からの入力情報)が一致するの
で、多数決により自モジュールが正常であると判定し、
他モジュール(第1の機能モジュール100 又は第2
の機能モジュール101 )が異常であると判定する。 これにより、第3の機能モジュール102 は、次のバ
スサイクルにて正しい動作結果を第1バス106 およ
び第2バス107 へ出力する(以上、ステップS22
〜S24)。
【0019】次に第1の機能モジュール100 は、多
数決回路103 にて、自モジュールの動作結果と第1
バス106 および第2バス107 からの入力情報(
正しい動作結果)とを比較し、多数決により自モジュー
ルが正常であると判定すると、動作を再開する(運転を
継続する)(ステップS5、S6、S17)。また、第
2の機能モジュール101 は、多数決回路104 に
て、自モジュールの動作結果と第1バス106 および
第2バス107 からの入力情報(正しい動作結果)と
を比較し、多数決により自モジュールが異常であると判
定すると、動作を停止する(運転停止する)(ステップ
S15、S16、S7)。以上の動作説明から判るよう
に、第2の機能モジュール101 は運転を停止するが
、第1の機能モジュール100 は運転を継続し、第3
の機能モジュール102 は運転し続けることになる。
【0020】(3) 次に、第3の機能モジュール10
2 に故障が発生した場合について説明する。第1〜第
3の機能モジュール 100〜102 が動作を開始す
る。第1の機能モジュール100 は、自モジュールの
動作結果を第1バス106 へ出力し、第2の機能モジ
ュール101 は自モジュールの動作結果を第2バス1
07 へ出力する(ステップS1、S11)。第3の機
能モジュール102 は、自モジュールの動作結果を第
1バス106 、第2バス107 へ出力しない(ステ
ップS21)。このようにして計算機システムの運転中
に、第3の機能モジュール102に故障が発生したとす
る。この場合、第3の機能モジュール102 は、故障
にもとづく誤った動作結果を第1バス106 および第
2バス107へ出力しない(ステップS21)。第1〜
第3の機能モジュール 100〜102 の多数決回路
 103〜105 は、自モジュールの動作結果と第1
バス106 および第2バス107 からの入力情報と
を比較し、不一致か否かにより異常検出を行なう(ステ
ップS2、S3、S12、S13、S122、S23)
【0021】第1および第2の機能モジュール100 
および101 の多数決回路103 および104 は
、それぞれ自モジュールの動作結果と第1バス106 
および第2バス107 からの入力情報とが一致してい
るため、異常でない(正常である)と判定した場合、第
1および第2の機能モジュール100 および101 
は、運転し続ける(ステップS2、S3のNOルート、
S12、S13のNOルート)。一方、第3の機能モジ
ュール102 の多数決回路105 は、自モジュール
の動作結果(故障の発生により誤った動作結果となって
いる。)と、第1バス106 および第2バス107 
からの入力情報(正しい動作結果)とが異なり(不一致
となり)、異常を検出する。更に多数決回路105 は
、自モジュールの動作結果(誤った動作結果)と、第1
バス106 および第2バス107 からの入力情報(
正しい動作結果)が一致しないので、多数決により自モ
ジュールが異常であると判定し、他の第1および第2の
モジュール100 および101 は正常であると判定
する(以上ステップS22、S23)。これにより、第
3の機能モジュール102 は、動作を停止する(運転
停止する)(ステップS25)。以上の動作説明より判
るように、第3の機能モジュール102 は、故障発生
により運転を停止するが、第1および第2の機能モジュ
ール101 および102 は運転し続けることになる
【0022】(4) 第1〜第3の機能モジュール 1
00〜102が全て正常運転の場合について説明する。 この場合、第1および第2の機能モジュール100 お
よび101 の動作については、前記(3) で説明し
たと同様であるが、第3の機能モジュール102 の動
作については次のようである。即ち、第3の機能モジュ
ール102 の多数決回路105 は、自モジュールの
動作結果と第1バス106 および第2バス107 か
らの入力情報とを比較し、全てが一致することにより第
1〜第3の機能モジュール 100〜102 が異常で
ない(正常である)と判定する(ステップS22、S2
3)。そして、全ての第1〜第3の機能モジュール 1
00〜102 は運転し続けることになる。
【0023】次に図1の具体例について図5を用いて説
明する。図5は、図1の一具体例を示す詳細構成図であ
る。図5において、計算機システムは、第1〜第3の機
能モジュール 100〜102 によって三重化構成さ
れている。これらの第1〜第3の機能モジュール 10
0〜102 は、それぞれ全く同一の構成である。第1
〜第3の機能モジュール 100〜102は、それぞれ
モード決定回路401 、501 、601 を有し、
第1〜第3の機能モジュール 100〜102 の動作
モードは、これらのモード決定回路401 、501 
、601 により決定されるようになっている。
【0024】第1の機能モジュール100 の内部構成
について以下に説明する。第1の機能モジュール100
 は、処理ユニット400 と、モード決定回路401
 と、多数決回路402 と、制御回路403 などか
ら構成される。処理ユニット400 は、機能モジュー
ルの機能を実現するものであり、処理ユニット400 
の出力は、処理ユニット動作結果出力線408 を介し
て多数決回路402 、バスドライバ406および40
7 へ供給されるようになっている。モード決定回路4
01は、3つの動作モード、即ちモード1〜3のうち、
該当機能モジュールの動作モードを決定するものである
。ここで、モード1は、処理ユニットの動作結果を第1
バス106 へ出力し、モード2は処理ユニットの動作
結果を第2バス107 へ出力し、モード3は、処理ユ
ニット動作結果を第1バス106、第2バス107 へ
出力しないものとなっている。モード決定回路401 
の出力線であるモード1信号線は、オア素子410 、
アンド素子416 の各一方の入力端に接続され、同じ
く出力線であるモード2信号線はオア素子410 の他
方の入力端、アンド素子417 の一方の入力端に接続
され、また同じく出力線であるモード3信号線は、アン
ド素子414の入力端の一つに接続されている。
【0025】多数決回路402 は、バスレシーバ40
4 、405を介して第1バス106 、第2バス10
7 に接続されている。この多数決回路402 は、自
モジュールの動作結果(自処理ユニットの動作結果)と
第1バス106 および第2バス107 からのバスレ
シーバ404 および405 を介して供給される入力
情報(動作結果)を比較し、不一致か否かを判定し、不
一致のとき異常であると判定するものである。また、多
数決回路402 は、自モジュールの動作結果(自処理
ユニットの動作結果)と第1バス106 および第2バ
ス107 から入力される情報(動作結果)とを比較し
、多数決により自モジュールが異常であるか否か(但し
、自モジュールの動作結果が多数を占めれば、正常と判
定する)を判定するものである。多数決回路402 は
、図1の多数決回路103 に相当するものである。
【0026】多数決回路402 の出力線である不一致
信号線はアンド素子411 、418 の各一方の入力
端、アンド素子414 の入力端の一つおよびオア素子
413の一方の入力端に接続されている。多数決回路4
02 の自モジュール異常信号線は、アンド素子414
 の入力端の一つに接続されている。制御回路403 
は、処理ユニット400 、モード決定回路401 お
よび多数決回路402 の各出力が供給され、かつ第1
バス106 および第2バス107 への出力および処
理ユニット400 の動作を制御するものである。バス
ドライバ406 は、入力端が処理ユニット動作結果出
力線408 を介して処理ユニット400 に接続され
、制御入力端がオア素子420 を出力端に接続され、
かつ出力端が第1バス106 に接続されている。また
、バスドライバ407 は、入力端が処理ユニット動作
結果出力線408 を介して処理ユニット400 に接
続され、制御入力端がオア素子421 の出力端に接続
され、かつ出力端が第2バス107 に接続されている
【0027】オア素子410 の出力端は、アンド素子
411 の他方の入力端に接続されている。アンド素子
411 の出力端は、D型フリップフロップ素子412
 の入力端子Dに接続されている。D型フリップフロッ
プ素子412 は、クロック同期を目的とし、出力端が
アンド素子 416〜418 の各他方の入力端に接続
されている。オア素子413 の他方の入力端は、保持
型フリップフロップ素子419 の出力端Qに接続され
、かつオア素子413 の出力端は、処理ユニット動作
停止指示線409 を介して処理ユニット400 に接
続されている。アンド素子414 の出力端は、D型フ
リップフロップ素子415 の入力端子Dに接続されて
いる。 D型フリップフロップ素子415 は、クロック同期を
目的とし、その出力端は、オア素子420 および42
1 の各一方の入力端に接続されている。オア素子42
0 の他方の入力端は、アンド素子416 の出力端に
接続されている。オア素子421 の他方の入力端は、
アンド素子417 の出力端に接続されている。
【0028】アンド素子418 の出力端は、保持型フ
リップフロップ素子419 のセット入力端子Sに接続
されている。保持型フリップフロップ素子419 は、
状態の保持を目的とするものである。なお、制御回路4
03 は、オア素子410 、413 、420 、4
21 とアンド素子411 、414 、416 〜4
18 とD型フリップフロップ素子412 、415 
と、保持型フリップフロップ素子419 と、バスドラ
イバ406 、407 から構成されている。
【0029】次に第2の機能モジュール101 の内部
構成について説明する。第2の機能モジュール101 
は、処理ユニット500 と、モード決定回路501 
と、多数決回路502 と、制御回路503 などから
構成される。ここに、処理ユニット500 は、処理ユ
ニット400 と同じものであり、モード決定回路50
1 は、モード決定回路401 と同じものである。ま
た、多数決回路502 は多数決回路402 と同じも
のであり、図1の多数決回路104 に相当するもので
ある。この多数決回路502 は、バスレシーバ504
 、505 を介して、第1バス106 、第2バス1
07 に接続されており、かつ処理ユニット動作結果出
力線508 を介して処理ユニット500 に接続され
ている。制御回路503 は、処理ユニット500 、
モード決定回路501 および多数決回路502 の各
出力が供給され、かつ第1バス106 および第2バス
107 への出力や処理ユニット500 の動作を制御
するものである。この制御回路503 は、制御回路4
03 と同一の構成となっており、図示省略してあるが
制御回路403 と同様にオア素子410 、413 
、420 、421 と、アンド素子411 、414
 、 416〜418 と、D型フリップフロップ素子
412 、415 と、保持型フリップフロップ素子4
19 と、バスドライバ406 、407 から構成さ
れている。
【0030】以上より、第2の機能モジュール101 
は、第1の機能モジュール100 の処理ユニット40
0 、モード決定回路401 、多数決回路402 、
制御回路403 、バスレシーバ404 、405 、
処理ユニット動作結果出力線408 および、処理ユニ
ット動作停止指示線409 をそれぞれ処理ユニット5
00 、モード決定回路501 、多数決回路502 
、制御回路503 、バスレシーバ504 、505 
、処理ユニット動作結果出力線508 および処理ユニ
ット動作停止指示線509 で置き換えたものに相当す
る。
【0031】次に、第3の機能モジュール102 の内
部構成について説明する。第3の機能モジュール102
 は、処理ユニット600 と、モード決定回路601
 と、多数決回路602 と、制御回路603 などか
ら構成される。ここに、処理ユニット600 は、処理
ユニット400 と同じものであり、モード決定回路6
01 はモード決定回路401 と同じものである。ま
た、多数決回路602 は、多数決回路402 と同じ
ものであり、図1の多数決回路105 に相当するもの
である。この多数決回路602 は、バスレシーバ60
4 、605 を介して、第1バス106 、第2バス
107 に接続されており、かつ処理ユニット動作結果
出力線608 を介して処理ユニット600 に接続さ
れている。
【0032】制御回路603 は、処理ユニット600
 、モード決定回路601 および多数決回路602 
の各出力が供給され、かつ第1バス106 および第2
バス107 への出力や処理ユニット600 の動作を
制御するものである。この制御回路603 は、制御回
路403 と同一の構成となっており、図示省略してあ
るが、制御回路403 と同様にオア素子410 、4
13 、420 、421 と、アンド素子411 、
414 、 416〜418 と、D型フリップフロッ
プ素子412 、415 と、保持型フリップフロップ
素子419 と、バスドライバ406 、407 から
構成されている。
【0033】以上より、第3の機能モジュール102 
は、第1の機能モジュール100 の処理ユニット40
0 、モード決定回路401、多数決回路402 、制
御回路403 、バスレシーバ404 、405 、処
理ユニット動作結果出力線408 および処理ユニット
動作停止指示線409 を、それぞれ処理ユニット60
0 、モード決定回路601 、多数決回路602 、
制御回路603 、バスレシーバ604 、605 、
処理ユニット動作結果出力線608 および処理ユニッ
ト動作停止指示線609 で置き換えたものに相当する
【0034】このように構成された計算機システムの動
作について説明する。第1の機能モジュール100 に
おいて、モード決定回路401 は動作モードとしてモ
ード1に設定される。従って、第1の機能モジュール1
00 は、自モジュールの動作結果、即ち処理ユニット
400 の動作結果を第1バス106 に出力するモー
ド1にて動作している。よって、正常時は、モード決定
回路401 の出力線のうち、モード1信号線のみが論
理1である(モード2信号線、モード3信号線は、共に
論理0である)ので、オア素子410 の出力は論理1
となる。多数決回路402 の不一致信号線は論理0で
あるから、アンド素子411 の出力は論理0となり、
D型フリップフロップ素子412 の出力Qは論理0と
なる。アンド素子416 および417 の各出力は、
モード1信号線が論理1であり、モード2信号線が論理
0であるから、論理1および0である。また、アンド素
子414 の出力は、モード3信号線が論理0であるか
ら、論理0となり、更にD型フリップフロップ415 
の出力も論理0である。オア素子420 および421
 の各出力は、それぞれ論理1および0である。このた
め、第1の機能モジュール100 の動作結果、即ち処
理ユニット400 の動作結果は、バスドライバ406
 を介して第1バス106 へ出力されるが、バスドラ
イバ407 を介して第2バス107 へは出力されな
い。
【0035】また、第2の機能モジュール101 にお
いては、モード決定回路501 は、動作モードとして
モード2に設定される。従って、第2の機能モジュール
101 は、自モジュールの動作結果、即ち、処理ユニ
ット500 の動作結果を第2バス107 へ出力する
モード2にて動作している。よって、正常時は、モード
決定回路501 の出力線のうち、モード2信号線のみ
が論理1である(モード1信号線、モード3信号線は共
に論理0である)ので、制御回路503 において、オ
ア素子410 の出力は論理1である。また、多数決回
路502 の不一致信号線は論理0であるから、アンド
素子411 の出力は論理0であり、このため、D型フ
リップフロップ素子412 の出力Qは論理0である。 従って、アンド素子416および417 の各出力は、
それぞれ論理0および1である。また、モード決定回路
501 の出力線であるモード3信号線は論理0である
から、アンド素子414 の出力は論理0であり、D型
フリップフロップ素子415 の出力Qは論理0である
。オア素子420 および421 の各出力は、モード
1信号線が論理0であり、モード2信号線が論理1であ
るから、それぞれ論理0および1である。このため、第
2の機能モジュール101 の動作結果、即ち処理ユニ
ット500 の動作結果は、バスドライバ407 を介
して第2バス107 へ出力されるが、バスドライバ4
06 を介して第1バス106 へは出力されない。
【0036】また、第3の機能モジュール102 にお
いては、モード決定回路601 は、動作モードとして
モード3に設定される。従って、第3の機能モジュール
102 は、自モジュールの動作結果、即ち処理ユニッ
ト600 の動作結果を第1バス106 および第2バ
ス107 へ出力しないモード3にて動作している。よ
って、正常時は、モード決定回路601 の出力線のう
ち、モード3信号線のみが論理1である(モード1信号
線、モード2信号線は共に論理0である。)ので、制御
回路603 において、アンド素子416 、417 
の各出力は論理0である。また、多数決回路602 の
不一信号線は論理0であるから、制御回路603 のア
ンド素子414 の出力は論理0であり、従ってD型フ
リップフロップ素子415 の出力は論理0である。こ
のため、オア素子420 、421 の各出力は、共に
論理0である。従って、第3の機能モジュール102の
動作結果、即ち処理ユニット600 の動作結果は、処
理ユニット動作結果出力線608 を介してバスドライ
バ406 、407 に供給されるが、バスドライバ4
06 、407 により阻止され第1バス106 、第
2バス107 へ出力されない。
【0037】以上のように、計算機システムの運転中に
、第1の機能モジュール100 にて故障が発生した場
合の動作について、図6を用いて説明する。なお、図6
は、図5において、第1の機能モジュール100 に故
障が発生した場合の動作タイムチャートである。ここで
は、計算機システムは、バスサイクルに同期して動作し
ているものとする。
【0038】バスサイクルTにて、第1の機能モジュー
ル100 に故障が発生したとする。これにより、第1
の機能モジュール100 の誤った動作結果(誤ったデ
ータ)が処理ユニット400 より処理ユニット動作結
果出力線408 、バスドライバ406 を介して第1
バス106 へ出力される(図6の(a)、(b))。 しかし、バスサイクルTにて、第2バス107 には、
前述したように第2の機能モジュール101 の正しい
動作結果(正常データ)が出力される(図6の(a)(
c))。
【0039】次に、第1の機能モジュール100 にお
いて、多数決回路402 は、自モジュールの動作結果
(処理ユニット400 の誤った動作結果)と第2バス
107 からの情報(正しい動作結果)が異なるため、
不一致信号線を論理1とする。従って、制御回路403
 において、アンド素子411 の出力は論理1となり
、D型フリップフロップ素子412 はセットされる。 また、多数決回路402 の不一致信号線は論理1とな
るから、アンド素子413 の出力線である処理ユニッ
ト動作停止指示線409 は、論理1となり(図6の(
d))、処理ユニット400 は、動作結果を保持した
まま停止する。また、D型フリップフロップ素子412
 がセットされ、その出力Qが論理1となると、アンド
素子416 の出力は論理0となり、オア素子420 
の出力も論理0となり、バスドライバ406 は無効と
なり、処理ユニット400 の動作結果は、第1バス1
06 へ出力されなくなる。
【0040】また、第2の機能モジュール101 にお
いて、多数決回路502 は、自モジュールの動作結果
と第1バス106 からの情報(誤った動作結果)が異
なるため、不一致信号線が論理1となり、制御回路50
3のアンド素子411 の出力は論理1となり、D型フ
リップフロップ素子412 がセットされる。また、多
数決回路502 の不一致信号線が論理1となるから、
制御回路503 のオア素子413 の出力線である処
理ユニット動作停止指示線509 が論理1となり、処
理ユニット500 は動作結果を保持したまま停止する
(図6の(e))。また、D型フリップフロップ素子4
12 がセットされ、その出力Qが論理1になると、ア
ンド素子417 の出力は論理0となり、オア素子42
0 の出力も論理0となり、バスドライバ407 は無
効となり、処理ユニット500 の動作結果は第2バス
107 へ出力されなくなる。
【0041】また、第3の機能モジュール102 にお
いて、多数決回路602 は、自モジュールの動作結果
と第1バス106 および第2バス107 からの情報
を比較し、不一致のため不一致信号線を論理1とし、か
つ多数決により自モジュールが正常である(自モジュー
ルの動作結果と第2バス107 からの情報が一致する
。)ため、自モジュール異常信号線を論理0とする。こ
れにより、制御回路603 のアンド素子414 の出
力は論理1となり、D型フリップフロップ素子415 
はセットされる。また、多数決回路602 の不一致信
号線が論理1となるから、制御回路603のオア素子4
13 の出力線である処理ユニット動作停止指示線60
9が論理1となり、処理ユニット600 は、動作結果
を保持したまま停止する(図6の(f))。
【0042】次に、図6の(a)に示すバスサイクルT
+1においては、第3の機能モジュール102 、第1
の機能モジュール100 および第2の機能モジュール
101 は、次のように動作する。まず、第3の機能モ
ジュール102 では、制御回路603 において、D
型フリップフロップ素子415 の出力は論理1であり
、この論理1がオア素子420 、421 を介してバ
スドライバ406 、407 の制御入力端に供給され
る。従って、バスドライバ406 、407 が有効と
なり、処理ユニット600 の正しい動作結果が処理ユ
ニット動作結果出力線608 、バスドライバ406 
、407 を介して第1バス106、第2バス107 
へ出力される(図6の(b)、(c))。
【0043】また、第1の機能モジュール100 では
、多数決回路402 は、自モジュールの動作結果(誤
った動作結果)と第1バス106 および第2バス10
7 からの正しい動作結果を比較し、再び不一致信号線
を論理1とする。 これにより制御回路403 において、アンド素子41
1 の出力は論理1となり、D型フリップフロップ素子
412 の出力Qは論理1である。このため制御回路4
03 において、アンド素子418の出力は論理1とな
り、保持型フリップフロップ素子419 がセットされ
、その出力Qは論理1を維持する。従って、制御回路4
03 のオア素子413 の出力線である処理ユニット
動作停止指示線409 が論理1状態を維持し、第1の
機能モジュール100 は、運転を停止する(図6の(
d))。
【0044】また、第2の機能モジュール101 では
、多数決回路502 は、自モジュールの動作結果(正
しい動作結果)と第1バス106 および第2バス10
7 からの正しい動作結果とを比較し、それらが一致す
るので、不一致信号線を論理0とする。これにより、制
御回路503 において、アンド素子411 の出力が
論理0となり、D型フリップフロップ素子412 がリ
セットされる。そして、D型フリップフロップ素子41
2 の出力が論理0となると、アンド素子418 の出
力は論理0となり、保持型フリップフロップ素子419
 がリセットされ、その出力は論理0となる。従って、
オア素子413 の出力線である処理ユニット動作停止
指示線509 は論理0となり、第2の機能モジュール
101 の処理ユニット500 は次のバスサイクルよ
り運転を維持する。
【0045】第3の機能モジュール102 では、多数
決回路602 は、自モジュールの動作結果と第1バス
106 および第2バス107 からの情報(正しい動
作結果)を比較し、一致するので、不一致信号線を論理
0とする。これにより、制御回路603 のオア素子4
13 の入力は全て論理0であるから、オア素子413
 の出力線である処理ユニット動作停止指示線609 
は論理0となり(図6の(f))、処理ユニット600
 は動作を再開する。つまり、第3の機能モジュール1
02 は、運転を継続し、モード3にて動作する。以上
より、第1の機能モジュール100 は運転を停止する
が、他の2台の機能モジュール、即ち第2の機能モジュ
ール101 、第3の機能モジュール102 は運転を
継続する。以上、第1の機能モジュール100 に、故
障が発生した場合の動作について説明したが、第2の機
能モジュール101 に故障が発生した場合の動作も、
同様である。
【0046】次に、第1〜第3の機能モジュール100
 〜102 が正常運転されている場合に、第3の機能
モジュール102 が故障したときの動作について説明
する。この場合、第3の機能モジュール102 では、
多数決回路602 は、自モジュールの動作結果(誤っ
た動作結果)と第1バス106 および第2バス107
 からの正しい動作結果とを比較し、不一致であるので
、不一致信号線を論理0とする。これにより、制御回路
603 のオア素子413 の出力線である処理ユニッ
ト動作停止指示線609 が論理1となり、処理ユニッ
ト600 は、動作結果を保持したまま動作を停止する
。また、多数決回路602 は、自モジュールの動作結
果と第1バス106 および第2バス107 からの情
報を比較し、多数決により自モジュールが異常であると
判定し、自モジュール異常信号線を論理1とする。しか
し、制御回路603 のアンド素子414 の出力は、
論理0の状態のままなので、オア素子420 、421
 の出力も論理0の状態のままである。従って、バスド
ライバ406 、407 は有効とならず、処理ユニッ
ト600 の誤った動作結果は第1バス106 、第2
バス107 へ出力されない。
【0047】このように、第3の機能モジュール102
 が故障したとき、第3の機能モジュール102 は、
多数決回路602 にて、多数決により自分で自モジュ
ールの故障を判断することができ、しかも制御回路60
3にて処理ユニット600 の動作を停止させる。従っ
て、第3の機能モジュール102 の運転は、停止する
が、他の2台の機能モジュール、即ち、第1および第2
の機能モジュール100 および101 は、第3の機
能モジュール102 の故障に全く影響されずに運転を
続行する。
【0048】以上の説明から判るように、第1の機能モ
ジュール100 は、第2および第3の機能モジュール
101 および102 で3重化構成され、これら第1
〜第3の機能モジュール100 〜102 は、2重化
された第1バス106 、第2バス107 により相互
接続されている。そして、第1〜第3の機能モジュール
100 〜102 のうち、どの機能モジュールに故障
が発生しても、残りの正常な機能モジュール2台で連続
運転をすることができる。また、本発明では、第1バス
106 、第2バス107 の2本のバスにて3重化シ
ステムの多数決論理を可能としたため、少ないハードウ
ェアにて3重化システムを実現できる。これにより、信
頼性と価格において、優れた計算機システム  の実現
が可能となった。本発明は本実施例に限定されることな
く、本発明の要旨を逸脱しない範囲で、種々の応用およ
び変形が考えられる。
【0049】
【発明の効果】上述したように本発明によれば、2本の
バスを使用して、即ち従来方式に比べ少ないハードウェ
アにて多数決論理の3重化システムを実現でき、信頼性
と価格において優れた計算機システムの実現が可能とな
った。
【図面の簡単な説明】
【図1】本発明による計算機システムの一実施例を示す
構成図である。
【図2】従来の3重化システムの一例を示す構成図であ
る。
【図3】従来の2重化システムの一例を示す構成図であ
る。
【図4】図1の動作フローチャートである。
【図5】図1の一具体例を示す詳細構成図である。
【図6】図5の一実施例を示す動作タイムチャートであ
る。
【符号の説明】
100   第1の機能モジュール 101   第2の機能モジュール 102   第3の機能モジュール 103 〜105   多数決回路 106   第1バス 107   第2バス

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  機能モジュールを冗長構成とし、一つ
    の機能モジュールに故障が発生しても残りの正常な機能
    モジュールにて連続運転することができるようにした計
    算機システムにおいて、第1バスおよび第2バスに接続
    されており、自機能モジュールの動作結果を前記第1バ
    スへ出力し、自機能モジュールの動作結果と前記第2バ
    スからの入力情報とを比較し、不一致を検出すると自機
    能モジュールの動作結果を保持した状態で前記第1バス
    への出力を停止する第1の機能モジュールと、前記1バ
    スおよび前記第2バスに接続されており、自機能モジュ
    ールの動作結果を前記第2バスへ出力し、自機能モジュ
    ールの動作結果と前記第1バスからの入力情報とを比較
    し、不一致を検出すると自機能モジュールの動作結果を
    保持した状態で前記第2バスへの出力を停止する第2の
    機能モジュールと、前記第1バスおよび前記第2バスに
    接続させており、自機能モジュールの動作結果を前記第
    1バスおよび前記第2バスへ出力せず、自機能モジュー
    ルの動作結果と前記第1バスおよび前記第2バスからの
    入力情報とを比較し、不一致を検出すると、多数決によ
    り自機能モジュールが故障でないとき、前記第1バスお
    よび前記第2バスに自機能モジュールの動作結果を出力
    する第3の機能モジュールとを備え、前記第1バスおよ
    び第2の機能モジュールは、前記不一致のとき、前記第
    1バスおよび前記第2バスからの前記第3の機能モジュ
    ールの出力情報と保持した自機能モジュールの動作結果
    とを比較し、一致していれば動作を再開し、不一致のと
    きは動作を停止するようにしたことを特徴とする計算機
    システム。
JP3040935A 1991-02-12 1991-02-12 計算機システム Pending JPH04257931A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3040935A JPH04257931A (ja) 1991-02-12 1991-02-12 計算機システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3040935A JPH04257931A (ja) 1991-02-12 1991-02-12 計算機システム

Publications (1)

Publication Number Publication Date
JPH04257931A true JPH04257931A (ja) 1992-09-14

Family

ID=12594362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3040935A Pending JPH04257931A (ja) 1991-02-12 1991-02-12 計算機システム

Country Status (1)

Country Link
JP (1) JPH04257931A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010009327A (ja) * 2008-06-27 2010-01-14 Hitachi Ltd 照合システム
US8171073B2 (en) 2000-12-22 2012-05-01 Siemens Aktiengesellschsft Computer system connected to a data communications network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8171073B2 (en) 2000-12-22 2012-05-01 Siemens Aktiengesellschsft Computer system connected to a data communications network
JP2010009327A (ja) * 2008-06-27 2010-01-14 Hitachi Ltd 照合システム

Similar Documents

Publication Publication Date Title
JP3206006B2 (ja) 二重化バス制御方法及び装置
JP2683970B2 (ja) リレー装置の動作能力を確認する方法
JP2006260259A (ja) 情報処理システムの制御方法、情報処理システム、情報処理システムの制御プログラム、冗長構成制御装置
JPH11143729A (ja) フォールトトレラントコンピュータ
KR100548831B1 (ko) 다중화제어장치및그장해회복방법
US5357491A (en) Clock selection control device
JPH04257931A (ja) 計算機システム
JPH06259343A (ja) 多重バス制御方式及びそれを用いたシステム
JP2606107B2 (ja) プロセッサ冗長化方式
JP2861595B2 (ja) 冗長化cpuユニットの切り替え制御装置
JPS6327741B2 (ja)
JP2654072B2 (ja) 故障容認計算機装置
JPS63273141A (ja) 誤り自己訂正プロセッサ−とその駆動方法
JPS6227814A (ja) 故障検出回路
JP2002108638A (ja) マイクロコンピュータのエラー検出方法及びエラー検出回路及びマイクロコンピュータシステム
JP3015538B2 (ja) 電子計算機の二重化方式
JPH07114521A (ja) マルチマイクロコンピュータシステム
JP3015537B2 (ja) 電子計算機の二重化方式
JPH07271625A (ja) 情報処理装置
JP2751941B2 (ja) 情報処理装置
JPH036741A (ja) 二重化システムのデータ出力装置
KR0161163B1 (ko) 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조
JPH04350730A (ja) 二重化回路
JPH09244909A (ja) 情報処理システム
JPS5872226A (ja) クロツク切替え回路