JPH04258159A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04258159A JPH04258159A JP4109891A JP4109891A JPH04258159A JP H04258159 A JPH04258159 A JP H04258159A JP 4109891 A JP4109891 A JP 4109891A JP 4109891 A JP4109891 A JP 4109891A JP H04258159 A JPH04258159 A JP H04258159A
- Authority
- JP
- Japan
- Prior art keywords
- high potential
- potential
- circuit
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000001514 detection method Methods 0.000 abstract description 13
- 230000001681 protective effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に係り、特
に入力保護及び高電位検出のための回路を備えた半導体
装置に関する。
に入力保護及び高電位検出のための回路を備えた半導体
装置に関する。
【０００２】
【従来の技術】従来の半導体装置における入力保護及び
高電位検出のための回路は、図３に示すように、Ｎチャ
ネル型トランジスタ２、拡散層抵抗３１、及び高電位検
出回路３２より構成されている。高電位検出回路３２は
、入力端子１にある一定値以上の高電位が印加されたと
きに限り出力信号Ｓ２の値が変化するように動作する。 このような高電位検出回路３２を正常に作動させるため
には、従来より知られているＰチャネル型トランジスタ
とＮチャネル型トランジスタを入力保護として用いるタ
イプの保護回路は使用できないことになる。そこで、図
３の回路では、入力端子１に印加する電位をさらに高く
していったとき、保護回路としての拡散層抵抗３１及び
Ｎチャネル型トランジスタ２がブレークダウンすること
により基準電位点（以下、「ＧＮＤ」と称する）及び基
板に電位を逃がす仕組みになっている。このような構成
により、入力バッファ回路３への高電位印加による破壊
を防ぎ、入力バッファ回路３を保護する。
高電位検出のための回路は、図３に示すように、Ｎチャ
ネル型トランジスタ２、拡散層抵抗３１、及び高電位検
出回路３２より構成されている。高電位検出回路３２は
、入力端子１にある一定値以上の高電位が印加されたと
きに限り出力信号Ｓ２の値が変化するように動作する。 このような高電位検出回路３２を正常に作動させるため
には、従来より知られているＰチャネル型トランジスタ
とＮチャネル型トランジスタを入力保護として用いるタ
イプの保護回路は使用できないことになる。そこで、図
３の回路では、入力端子１に印加する電位をさらに高く
していったとき、保護回路としての拡散層抵抗３１及び
Ｎチャネル型トランジスタ２がブレークダウンすること
により基準電位点（以下、「ＧＮＤ」と称する）及び基
板に電位を逃がす仕組みになっている。このような構成
により、入力バッファ回路３への高電位印加による破壊
を防ぎ、入力バッファ回路３を保護する。
【０００３】
【発明が解決しようとする課題】このような、従来の入
力保護及び高電位検出のための回路においては、入力端
子１に高電位を印加したとき、高電位検出回路３２を動
作させるようにするために保護回路としての拡散抵抗３
１及びＮチャネル型トランジスタ２は完全に動作してお
らず、さらに高い電位が印加されて初めてブレークダウ
ンを生じ動作、保護回路として働くことになる。また、
高電位検出回路３２自体も、入力電流リークを生じさせ
ないようにし、寄生容量を抑える等の構成上の配慮が必
要となるため、複雑な回路構成になるという問題点があ
った。即ち、従来の回路では、入力保護の構成を熟慮す
る必要があり、しかも独立した高電位検出回路も付加し
なければならないため、素子数が増加してしまうのであ
る。
力保護及び高電位検出のための回路においては、入力端
子１に高電位を印加したとき、高電位検出回路３２を動
作させるようにするために保護回路としての拡散抵抗３
１及びＮチャネル型トランジスタ２は完全に動作してお
らず、さらに高い電位が印加されて初めてブレークダウ
ンを生じ動作、保護回路として働くことになる。また、
高電位検出回路３２自体も、入力電流リークを生じさせ
ないようにし、寄生容量を抑える等の構成上の配慮が必
要となるため、複雑な回路構成になるという問題点があ
った。即ち、従来の回路では、入力保護の構成を熟慮す
る必要があり、しかも独立した高電位検出回路も付加し
なければならないため、素子数が増加してしまうのであ
る。
【０００４】本発明はかかる問題点に鑑みてなされたも
のであって、少ない素子数の簡単な構成で入力保護と、
電源電圧に依存しない安定な高電位検出とを行うことが
可能な半導体装置を提供することを目的とする。
のであって、少ない素子数の簡単な構成で入力保護と、
電源電圧に依存しない安定な高電位検出とを行うことが
可能な半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
は、入力端子に接続される第１の整流素子と、前記第１
の整流素子と電源電位との間に前記第１の整流素子とは
逆向きに接続される第２の整流素子と、前記第１の整流
素子と第２の整流素子との接続点と基準電位との間に接
続される抵抗と、前記接続点に接続されて前記接続点の
電位を検知する回路とを具備することを特徴とする。
は、入力端子に接続される第１の整流素子と、前記第１
の整流素子と電源電位との間に前記第１の整流素子とは
逆向きに接続される第２の整流素子と、前記第１の整流
素子と第２の整流素子との接続点と基準電位との間に接
続される抵抗と、前記接続点に接続されて前記接続点の
電位を検知する回路とを具備することを特徴とする。
【０００６】
【作用】本発明の半導体装置においては、２個の整流素
子を互いに逆向きに且つ直列に接続し、この整流素子の
直列回路の一端を入力端子に接続し、他端を電源電位に
接続することにより保護回路を構成し、前記整流素子の
接続点の電位の変化を検知するための回路により高電位
検出を行う。
子を互いに逆向きに且つ直列に接続し、この整流素子の
直列回路の一端を入力端子に接続し、他端を電源電位に
接続することにより保護回路を構成し、前記整流素子の
接続点の電位の変化を検知するための回路により高電位
検出を行う。
【０００７】
【実施例】以下、添付の図面を参照して、本発明の実施
例について説明する。
例について説明する。
【０００８】図１は、本発明の第１の実施例に係る半導
体装置の要部の構成を示す。
体装置の要部の構成を示す。
【０００９】この実施例では、整流素子としてダイオー
ド１１及び１２を使用している。即ち、入力端子１には
、ゲートとドレインがＧＮＤに接続されたＮチャネル型
トランジスタ２のソース及び入力バッファ３が接続され
る。この入力端子１には、さらにダイオード１２のカソ
ード側が接続されている。ダイオード１２のアノード側
にはダイオード１１のアノード側が接続され、ダイオー
ド１１のカソード側は電源の高電位側に接続されている
。ダイオード１１と１２との接続点、即ち節点Ｓ０とＧ
ＮＤとの間には抵抗１３が接続され、節点Ｓ０にはイン
バータ１４が接続されている。
ド１１及び１２を使用している。即ち、入力端子１には
、ゲートとドレインがＧＮＤに接続されたＮチャネル型
トランジスタ２のソース及び入力バッファ３が接続され
る。この入力端子１には、さらにダイオード１２のカソ
ード側が接続されている。ダイオード１２のアノード側
にはダイオード１１のアノード側が接続され、ダイオー
ド１１のカソード側は電源の高電位側に接続されている
。ダイオード１１と１２との接続点、即ち節点Ｓ０とＧ
ＮＤとの間には抵抗１３が接続され、節点Ｓ０にはイン
バータ１４が接続されている。
【００１０】このような構成において、入力端子１に所
定値以上の高電位が印加されたとき、ダイオード１２は
ブレークダウンを生じ、節点Ｓ０の電位が上昇し、それ
まで“Ｈ”（ハイレベル）であったインバータ１４の出
力信号Ｓ２は反転して“Ｌ”（ローレベル）になる。こ
のとき、節点Ｓ０の電位は、ダイオード１１の働きによ
り電源電位より高くなることはない。また、節点Ｓ０と
ＧＮＤ間に設けられた抵抗１３の抵抗値を適宜大きくし
ておくことにより、節点Ｓ０の電位はインバータを動作
させるに足る値に保たれる。
定値以上の高電位が印加されたとき、ダイオード１２は
ブレークダウンを生じ、節点Ｓ０の電位が上昇し、それ
まで“Ｈ”（ハイレベル）であったインバータ１４の出
力信号Ｓ２は反転して“Ｌ”（ローレベル）になる。こ
のとき、節点Ｓ０の電位は、ダイオード１１の働きによ
り電源電位より高くなることはない。また、節点Ｓ０と
ＧＮＤ間に設けられた抵抗１３の抵抗値を適宜大きくし
ておくことにより、節点Ｓ０の電位はインバータを動作
させるに足る値に保たれる。
【００１１】次に、入力端子１に高電位が印加されない
ときの動作について説明する。
ときの動作について説明する。
【００１２】このとき、抵抗１３がプルダウン抵抗とし
て作用して、節点Ｓ０の電位はＧＮＤレベルとなり、イ
ンバータ１４の出力は“Ｈ”に保持される。
て作用して、節点Ｓ０の電位はＧＮＤレベルとなり、イ
ンバータ１４の出力は“Ｈ”に保持される。
【００１３】このような構成においては、入力端子１に
高電位が入力されても、ダイオード１１の作用により節
点Ｓ０の電位が電源電位以上になることはなく、保護回
路としての機能を達成している。また、節点Ｓ０を介し
てインバータ１４による高電位検出も安定に行われる。 しかも構成は簡単である。
高電位が入力されても、ダイオード１１の作用により節
点Ｓ０の電位が電源電位以上になることはなく、保護回
路としての機能を達成している。また、節点Ｓ０を介し
てインバータ１４による高電位検出も安定に行われる。 しかも構成は簡単である。
【００１４】図２は、本発明の第２の実施例に係る半導
体装置の要部の構成を示す。
体装置の要部の構成を示す。
【００１５】この実施例では、整流素子としてＰチャネ
ル型トランジスタ２１、２２を利用していることを除け
ば、上述の第１の実施例と本質的に同様である。即ち、
抵抗２３及びインバータ２４は、図１の抵抗１３及びイ
ンバータ１４に対応する。従って、この第２の実施例の
動作も上述の第１の実施例の場合と実質的に変わるとこ
ろはない。
ル型トランジスタ２１、２２を利用していることを除け
ば、上述の第１の実施例と本質的に同様である。即ち、
抵抗２３及びインバータ２４は、図１の抵抗１３及びイ
ンバータ１４に対応する。従って、この第２の実施例の
動作も上述の第１の実施例の場合と実質的に変わるとこ
ろはない。
【００１６】本発明は、上述の実施例に限定されず、例
えば、整流素子としてダイオード又はＭＯＳ型トランジ
スタに代えて通常の接合型トランジスタを用いる等、種
々変形して実施することができる。
えば、整流素子としてダイオード又はＭＯＳ型トランジ
スタに代えて通常の接合型トランジスタを用いる等、種
々変形して実施することができる。
【００１７】
【発明の効果】以上述べたように、本発明によれば、２
個の整流素子を互いに逆向きに且つ直列に接続し、この
整流素子の直列回路の一端を入力端子に接続し、他端を
電源電位に接続することにより保護回路を構成し、前記
整流素子の接続点の電位の変化を検知するための回路に
より高電位検出を行うので、少ない素子数の簡単な構成
で入力保護と、電源電圧に依存しない安定な高電位検出
とを行うことが可能な半導体装置を提供することができ
る。
個の整流素子を互いに逆向きに且つ直列に接続し、この
整流素子の直列回路の一端を入力端子に接続し、他端を
電源電位に接続することにより保護回路を構成し、前記
整流素子の接続点の電位の変化を検知するための回路に
より高電位検出を行うので、少ない素子数の簡単な構成
で入力保護と、電源電圧に依存しない安定な高電位検出
とを行うことが可能な半導体装置を提供することができ
る。
【図１】本発明の第１の実施例に係る半導体装置の要部
の構成を示す回路構成図である。
の構成を示す回路構成図である。
【図２】本発明の第２の実施例に係る半導体装置の要部
の構成を示す回路構成図である。
の構成を示す回路構成図である。
【図３】従来の半導体装置の一例の要部の構成を示す回
路構成図である。
路構成図である。
１；入力端子
２；Ｎチャネル型トランジスタ
３；入力バッファ回路
１１，１２；ダイオード
１３，２３；抵抗
１４，２４；インバータ
Claims (2)
- 【請求項１】 入力端子に接続される第１の整流素子
と、前記第１の整流素子と電源電位との間に前記第１の
整流素子とは逆向きに接続される第２の整流素子と、前
記第１の整流素子と第２の整流素子との接続点と基準電
位との間に接続される抵抗と、前記接続点に接続されて
前記接続点の電位を検知する回路とを具備することを特
徴とする半導体装置。 - 【請求項２】 前記第１及び第２の整流素子はトラン
ジスタであることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109891A JPH04258159A (ja) | 1991-02-12 | 1991-02-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4109891A JPH04258159A (ja) | 1991-02-12 | 1991-02-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258159A true JPH04258159A (ja) | 1992-09-14 |
Family
ID=12599007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4109891A Pending JPH04258159A (ja) | 1991-02-12 | 1991-02-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258159A (ja) |
-
1991
- 1991-02-12 JP JP4109891A patent/JPH04258159A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7187527B2 (en) | Electrostatic discharge conduction device and mixed power integrated circuits using same | |
| US4013902A (en) | Initial reset signal generator and low voltage detector | |
| KR950010870B1 (ko) | 반도체 집적회로 | |
| US4571505A (en) | Method and apparatus of reducing latch-up susceptibility in CMOS integrated circuits | |
| US4851721A (en) | Semiconductor integrated circuit | |
| US4581551A (en) | Input/output circuit for use with various voltages | |
| JP3080830B2 (ja) | 半導体集積回路 | |
| JPH08181598A (ja) | 半導体装置 | |
| US5367491A (en) | Apparatus for automatically initiating a stress mode of a semiconductor memory device | |
| US4578694A (en) | Inverter circuit provided with gate protection | |
| US5886543A (en) | Power semiconductor switch having a load open-circuit detection circuit | |
| JPH0743399B2 (ja) | 半導体回路 | |
| US20030214337A1 (en) | Latch circuit | |
| US6271692B1 (en) | Semiconductor integrated circuit | |
| JPH1050932A (ja) | 半導体装置 | |
| JPH06347337A (ja) | 温度検出回路 | |
| JPH04258159A (ja) | 半導体装置 | |
| JPH0344692B2 (ja) | ||
| JPS62188090A (ja) | 電圧検出回路 | |
| JP2812074B2 (ja) | 半導体装置 | |
| JPH06152376A (ja) | 半導体集積回路装置 | |
| US5515224A (en) | Limitation of current absorption under short-to-plus unpowered conditions of the output node of an amplifier | |
| JPS63291298A (ja) | プログラム回路 | |
| JP3484736B2 (ja) | 半導体装置 | |
| JP2979716B2 (ja) | Ｃｍｏｓ集積回路 |