JPH04258181A - 光素子の製造方法 - Google Patents
光素子の製造方法Info
- Publication number
- JPH04258181A JPH04258181A JP9119991A JP1999191A JPH04258181A JP H04258181 A JPH04258181 A JP H04258181A JP 9119991 A JP9119991 A JP 9119991A JP 1999191 A JP1999191 A JP 1999191A JP H04258181 A JPH04258181 A JP H04258181A
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- layer
- growth
- silicon
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 11
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 150000001875 compounds Chemical class 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000013078 crystal Substances 0.000 claims description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 10
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 5
- 229910021426 porous silicon Inorganic materials 0.000 description 5
- 239000011148 porous material Substances 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 150000003376 silicon Chemical class 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン基板上に Ｉ
ＩＩ−Ｖ族化合物半導体の薄膜より構成される発光ダイ
オード（ＬＥＤ）、半導体レーザー（ＬＤ）等の光素子
の製造方法に関する。
ＩＩ−Ｖ族化合物半導体の薄膜より構成される発光ダイ
オード（ＬＥＤ）、半導体レーザー（ＬＤ）等の光素子
の製造方法に関する。
【０００２】
【従来の技術】発光ダイオード（ＬＥＤ）や半導体レー
ザー（ＬＤ）などの材料として ＩＩＩ−Ｖ族化合物半
導体が使用されている。 ＩＩＩ−Ｖ族化合物半導体は
、シリコンに比べて高価であるため、最近は、低価格化
の目的でシリコン基板を使用することが試みられている
（伊藤利道、加藤剛久「応用物理」ｖｏｌ． ５７ （
１９８８） ｐ． １７１０）。 このシリコン基板は、放熱性が大きくかつ密度が小さい
ため、高出力化や軽量化に対して有効である。
ザー（ＬＤ）などの材料として ＩＩＩ−Ｖ族化合物半
導体が使用されている。 ＩＩＩ−Ｖ族化合物半導体は
、シリコンに比べて高価であるため、最近は、低価格化
の目的でシリコン基板を使用することが試みられている
（伊藤利道、加藤剛久「応用物理」ｖｏｌ． ５７ （
１９８８） ｐ． １７１０）。 このシリコン基板は、放熱性が大きくかつ密度が小さい
ため、高出力化や軽量化に対して有効である。
【０００３】
【発明が解決しようとする課題】しかしながら、異種材
料であるシリコンと ＩＩＩ−Ｖ族化合物半導体との間
には格子不整合・熱膨張係数の差・極性の違い等の物性
上の差異があるため、シリコン基板上に結晶性の良い
ＩＩＩ−Ｖ族化合物半導体を成長させるためには、通常
の成長方法と異なる条件、手法の開発が必要になる。例
えば、シリコン基板上にＧａＡｓ単結晶を成長させる場
合には、オフアングルシリコン基板や高温でサーマルク
リーニングを施したシリコン基板を用いたり、低温成長
を含めた２段階成長法が試みられてきた。また、中間緩
衝層や歪超格子層の導入、成長中における熱サイクル法
や成長後の熱アニール法なども検討されている。しかし
、転位密度を例にとると、ＬＥＣ法のＧａＡｓ基板上に
成長したＧａＡｓが１０４ ｃｍ−２程度であるのに対
し、シリコン基板上に成長したＧａＡｓは１０６ ｃｍ
−２という高い値を示し、結晶性の改善は未だ不十分で
ある。
料であるシリコンと ＩＩＩ−Ｖ族化合物半導体との間
には格子不整合・熱膨張係数の差・極性の違い等の物性
上の差異があるため、シリコン基板上に結晶性の良い
ＩＩＩ−Ｖ族化合物半導体を成長させるためには、通常
の成長方法と異なる条件、手法の開発が必要になる。例
えば、シリコン基板上にＧａＡｓ単結晶を成長させる場
合には、オフアングルシリコン基板や高温でサーマルク
リーニングを施したシリコン基板を用いたり、低温成長
を含めた２段階成長法が試みられてきた。また、中間緩
衝層や歪超格子層の導入、成長中における熱サイクル法
や成長後の熱アニール法なども検討されている。しかし
、転位密度を例にとると、ＬＥＣ法のＧａＡｓ基板上に
成長したＧａＡｓが１０４ ｃｍ−２程度であるのに対
し、シリコン基板上に成長したＧａＡｓは１０６ ｃｍ
−２という高い値を示し、結晶性の改善は未だ不十分で
ある。
【０００４】本発明は、上記の欠点を解消し、シリコン
基板上に格子欠陥の少ない ＩＩＩ−Ｖ族化合物半導体
を成長させる方法を提供しようとするものであり、特に
発光ダイオードや半導体レーザーの製造に適した方法で
ある。
基板上に格子欠陥の少ない ＩＩＩ−Ｖ族化合物半導体
を成長させる方法を提供しようとするものであり、特に
発光ダイオードや半導体レーザーの製造に適した方法で
ある。
【０００５】
【課題を解決するための手段】本発明は、シリコン単結
晶基板の表面にシリコン多孔質層を設け、その上に２０
０〜５００℃の低温で第１のバッファー層である化合物
半導体を成長し、次いで昇温して４００〜７００℃の中
温で第２のバッファー層である化合物半導体を成長し、
さらに昇温して５００〜９００℃の高温で化合物半導体
の光素子を成長させることを特徴とする光素子の製造方
法である。なお、シリコン多孔質層の表面変性層を除去
し、サーマルクリーニングを行った後に、上記化合物半
導体を成長することにより、上記変性層に起因するミス
フィット転位のさらなる低減を可能とするので、高品質
の化合物半導体層の形成に有効である。
晶基板の表面にシリコン多孔質層を設け、その上に２０
０〜５００℃の低温で第１のバッファー層である化合物
半導体を成長し、次いで昇温して４００〜７００℃の中
温で第２のバッファー層である化合物半導体を成長し、
さらに昇温して５００〜９００℃の高温で化合物半導体
の光素子を成長させることを特徴とする光素子の製造方
法である。なお、シリコン多孔質層の表面変性層を除去
し、サーマルクリーニングを行った後に、上記化合物半
導体を成長することにより、上記変性層に起因するミス
フィット転位のさらなる低減を可能とするので、高品質
の化合物半導体層の形成に有効である。
【０００６】シリコン基板の表面を多孔質化する方法と
しては、例えばフッ酸溶液中での陽極化成法を挙げるこ
とができる。多孔質層の厚みは、特に限定されるもので
はないが、小数点以下１桁から数百ミクロンの範囲で形
成することができる。また、多孔質層の孔径は、例えば
２０〜３００Å程度の大きさとなる。シリコン基板の上
に積層する ＩＩＩ−Ｖ族化合物半導体は、例えばＧａ
Ａｓ， ＧａＰ， ＩｎＰ等の２元系の化合物半導体や
、ＡｌＧａＡｓ， ＡｌＧａＰ， ＩｎＡｌＡｓ， Ｉ
ｎＡｌＰ， ＧａＡｓＰ， ＧａＩｎＰ等の３元系の化
合物半導体などを選ぶことができる。また、これらの層
を積層することもできる。
しては、例えばフッ酸溶液中での陽極化成法を挙げるこ
とができる。多孔質層の厚みは、特に限定されるもので
はないが、小数点以下１桁から数百ミクロンの範囲で形
成することができる。また、多孔質層の孔径は、例えば
２０〜３００Å程度の大きさとなる。シリコン基板の上
に積層する ＩＩＩ−Ｖ族化合物半導体は、例えばＧａ
Ａｓ， ＧａＰ， ＩｎＰ等の２元系の化合物半導体や
、ＡｌＧａＡｓ， ＡｌＧａＰ， ＩｎＡｌＡｓ， Ｉ
ｎＡｌＰ， ＧａＡｓＰ， ＧａＩｎＰ等の３元系の化
合物半導体などを選ぶことができる。また、これらの層
を積層することもできる。
【０００７】
【作用】多孔質化されたシリコン基板の表面には、例え
ば２０〜３００Å程度の孔が無数に形成されており、そ
の上に成長する化合物半導体は、孔を架橋するように成
長し、格子定数が異なっても格子不整合による歪を緩和
しながら成長させることができるので、ミスフィット転
位の導入を防止することができる。また、多孔質化した
シリコンは通常のシリコンに比べ、ヤング率が約１０分
の１というように柔軟性に富んでいる（Ｋ．Ｂａｒｌａ
等 ”Ｊ．Ｃｒｙｓｔ．Ｇｒｗｔｈ ６８” （１９
８４） ｐ．７２７参照） 。このため ＩＩＩ−Ｖ族
化合物半導体とシリコンのように熱膨張係数が大きく異
なる組み合わせであっても、２つの物質間の歪を多孔質
部分で吸収することができるので、化合物半導体の転位
や残留応力を大幅を低減することができる。
ば２０〜３００Å程度の孔が無数に形成されており、そ
の上に成長する化合物半導体は、孔を架橋するように成
長し、格子定数が異なっても格子不整合による歪を緩和
しながら成長させることができるので、ミスフィット転
位の導入を防止することができる。また、多孔質化した
シリコンは通常のシリコンに比べ、ヤング率が約１０分
の１というように柔軟性に富んでいる（Ｋ．Ｂａｒｌａ
等 ”Ｊ．Ｃｒｙｓｔ．Ｇｒｗｔｈ ６８” （１９
８４） ｐ．７２７参照） 。このため ＩＩＩ−Ｖ族
化合物半導体とシリコンのように熱膨張係数が大きく異
なる組み合わせであっても、２つの物質間の歪を多孔質
部分で吸収することができるので、化合物半導体の転位
や残留応力を大幅を低減することができる。
【０００８】本発明者等は、先に多孔質シリコン層表面
に形成される変成層に起因するミスフィット転位を低減
するために、該変性層を除去したシリコン基板を用い、
低温成長と高温成長の２段階成長法で結晶性の優れた化
合物半導体を得る方法を提案した（特願平２−１１０５
９５号）。しかし、上記２段階成長法では、第１層の低
温成長における僅かの条件の変動が、高温成長の第２層
の結晶性に直接影響を及ぼすため、結晶欠陥等を第２層
に持ち込むことになり、第２層の再現性が十分でないと
いう問題があった。
に形成される変成層に起因するミスフィット転位を低減
するために、該変性層を除去したシリコン基板を用い、
低温成長と高温成長の２段階成長法で結晶性の優れた化
合物半導体を得る方法を提案した（特願平２−１１０５
９５号）。しかし、上記２段階成長法では、第１層の低
温成長における僅かの条件の変動が、高温成長の第２層
の結晶性に直接影響を及ぼすため、結晶欠陥等を第２層
に持ち込むことになり、第２層の再現性が十分でないと
いう問題があった。
【０００９】そこで、本発明では、低温成長と高温成長
との間に中間温度で成長を行う、３段階成長法を採用す
ることにより、低温成長層の影響を中間成長層で緩和し
て、該影響を受けることのない良好な高温成長層を形成
することができ、優れた特性を有する光素子を製造する
ことができるようになった。中間成長層を４００℃より
低い温度で成長すると、ＯＭＶＰＥ、ＭＢＥの両成長法
とも、多結晶又はアモルファスになり、単結晶膜を形成
することができず、所望の中間成長層を得ることができ
ない。また、中間成長層を７００℃より高い温度で成長
するとそれ以下の温度に比べ、結晶性が悪化する。温度
が高い方が、島状成長（３次元成長）し易いため、低温
層の上に直接、７００℃以上の温度で成長すると島と島
が衝突する形になり、結晶性が向上しない。
との間に中間温度で成長を行う、３段階成長法を採用す
ることにより、低温成長層の影響を中間成長層で緩和し
て、該影響を受けることのない良好な高温成長層を形成
することができ、優れた特性を有する光素子を製造する
ことができるようになった。中間成長層を４００℃より
低い温度で成長すると、ＯＭＶＰＥ、ＭＢＥの両成長法
とも、多結晶又はアモルファスになり、単結晶膜を形成
することができず、所望の中間成長層を得ることができ
ない。また、中間成長層を７００℃より高い温度で成長
するとそれ以下の温度に比べ、結晶性が悪化する。温度
が高い方が、島状成長（３次元成長）し易いため、低温
層の上に直接、７００℃以上の温度で成長すると島と島
が衝突する形になり、結晶性が向上しない。
【００１０】
【実施例】（実施例１）ＯＭＶＰＥ法の成長温度を３段
階に上昇させて発光ダイオードを製造した。まず、シリ
コン基板をフッ酸溶液に接触させて、電流密度を２０ｍ
Ａ／ｃｍ２ に調節して陽極化成により、厚さ３０μｍ
の多孔質層を形成し、エッチングにより多孔質層の表
面を厚さ０．５μｍ 除去して変成層を取り除いた。こ
のシリコン基板を９００℃でサ−マルクリーニング処理
を施した後、ＯＭＶＰＥ法により４００℃で厚さ１５０
Åの第１のＧａＡｓバッファー層を低温成長させ、さら
に成長温度を５５０℃に上げて厚さ２．５μｍ の第２
のＧａＡｓバッファー層を中温成長させ、その後成長温
度を６５０℃まで上げて第２のバッファー層の上に厚さ
１μｍ のｐ−Ａｌ０．３５Ｇａ０．６５Ａｓ単結晶層
さらにその温度で厚さ３μｍ のｎ−Ａｌ０．７０Ｇａ
０．３０Ａｓを高温成長させた。このウエハから図１記
載の発光ダイオードを製造した。この発光ダイオードに
ついて光度を測定したところ、６００ｍｃｄであった。 比較のために、実施例１の多孔質シリコン層の形成を省
略し、その他は実施例１と同様にシリコン基板上に直接
ＧａＡｓバッファー層、ｐ−Ａｌ０．３５Ｇａ０．６５
Ａｓ層及びｎ−Ａｌ０．７０Ｇａ０．３０Ａｓ層を形成
して発光ダイオードを製造した。このダイオードの光度
を測定したところ５００ｍｃｄ であった。
階に上昇させて発光ダイオードを製造した。まず、シリ
コン基板をフッ酸溶液に接触させて、電流密度を２０ｍ
Ａ／ｃｍ２ に調節して陽極化成により、厚さ３０μｍ
の多孔質層を形成し、エッチングにより多孔質層の表
面を厚さ０．５μｍ 除去して変成層を取り除いた。こ
のシリコン基板を９００℃でサ−マルクリーニング処理
を施した後、ＯＭＶＰＥ法により４００℃で厚さ１５０
Åの第１のＧａＡｓバッファー層を低温成長させ、さら
に成長温度を５５０℃に上げて厚さ２．５μｍ の第２
のＧａＡｓバッファー層を中温成長させ、その後成長温
度を６５０℃まで上げて第２のバッファー層の上に厚さ
１μｍ のｐ−Ａｌ０．３５Ｇａ０．６５Ａｓ単結晶層
さらにその温度で厚さ３μｍ のｎ−Ａｌ０．７０Ｇａ
０．３０Ａｓを高温成長させた。このウエハから図１記
載の発光ダイオードを製造した。この発光ダイオードに
ついて光度を測定したところ、６００ｍｃｄであった。 比較のために、実施例１の多孔質シリコン層の形成を省
略し、その他は実施例１と同様にシリコン基板上に直接
ＧａＡｓバッファー層、ｐ−Ａｌ０．３５Ｇａ０．６５
Ａｓ層及びｎ−Ａｌ０．７０Ｇａ０．３０Ａｓ層を形成
して発光ダイオードを製造した。このダイオードの光度
を測定したところ５００ｍｃｄ であった。
【００１１】（実施例２）ＯＭＶＰＥ法の成長温度を３
段階に上昇させて半導体レーザーを製造した。まず、シ
リコン基板をフッ酸溶液に接触させて、電流密度を２０
ｍＡ／ｃｍ２ に調節して陽極化成により、厚さ３０μ
ｍ の多孔質層を形成し、エッチングにより多孔質層の
表面を厚さ０．５μｍ 除去して変成層を取り除いた。 このシリコン基板を９００℃でサ−マルクリーニング処
理を施した後、ＯＭＶＰＥ法により４００℃で厚さ１５
０Åの第１のＧａＡｓバッファー層を低温成長させ、さ
らに成長温度を５５０℃に上げて厚さ２．５μｍ の第
２のＡｌＧａＡｓバッファー層を中温成長させ、その後
成長温度を６５０℃まで上げて第２のバッファー層の上
に厚さ１．５μｍ のｐ−Ａｌ０．５ Ｇａ０．５ Ａ
ｓ層を、さらに成長温度６５０℃で厚さ０．１μｍ の
ＧａＡｓ活性層を、さらにまた成長温度６５０℃で厚さ
１．７μｍ のｎ−Ａｌ０．５ Ｇａ０．５ Ａｓ層、
成長温度６５０℃で厚さ０．５μｍ のｎ＋ −ＧａＡ
ｓ層を順次積層した。このウエハから半導体レーザーを
製造した、発振のしきい値を測定したところ１００ｍＡ
であった。比較のために、実施例２の多孔質シリコン層
の形成を省略し、その他実施例２と同様にしてシリコン
基板上に半導体レーザーを製造してレーザーの発振のし
きい値を測定したところ１３５ｍＡであった。
段階に上昇させて半導体レーザーを製造した。まず、シ
リコン基板をフッ酸溶液に接触させて、電流密度を２０
ｍＡ／ｃｍ２ に調節して陽極化成により、厚さ３０μ
ｍ の多孔質層を形成し、エッチングにより多孔質層の
表面を厚さ０．５μｍ 除去して変成層を取り除いた。 このシリコン基板を９００℃でサ−マルクリーニング処
理を施した後、ＯＭＶＰＥ法により４００℃で厚さ１５
０Åの第１のＧａＡｓバッファー層を低温成長させ、さ
らに成長温度を５５０℃に上げて厚さ２．５μｍ の第
２のＡｌＧａＡｓバッファー層を中温成長させ、その後
成長温度を６５０℃まで上げて第２のバッファー層の上
に厚さ１．５μｍ のｐ−Ａｌ０．５ Ｇａ０．５ Ａ
ｓ層を、さらに成長温度６５０℃で厚さ０．１μｍ の
ＧａＡｓ活性層を、さらにまた成長温度６５０℃で厚さ
１．７μｍ のｎ−Ａｌ０．５ Ｇａ０．５ Ａｓ層、
成長温度６５０℃で厚さ０．５μｍ のｎ＋ −ＧａＡ
ｓ層を順次積層した。このウエハから半導体レーザーを
製造した、発振のしきい値を測定したところ１００ｍＡ
であった。比較のために、実施例２の多孔質シリコン層
の形成を省略し、その他実施例２と同様にしてシリコン
基板上に半導体レーザーを製造してレーザーの発振のし
きい値を測定したところ１３５ｍＡであった。
【００１２】
【発明の効果】本発明は、上記の構成を採用することに
より、シリコン基板上に格子欠陥の少ない ＩＩＩ−Ｖ
族化合物半導体を成長させることができ、優れた発光ダ
イオードや半導体レーザー等の光素子を製造することが
できるようになった。
より、シリコン基板上に格子欠陥の少ない ＩＩＩ−Ｖ
族化合物半導体を成長させることができ、優れた発光ダ
イオードや半導体レーザー等の光素子を製造することが
できるようになった。
【図１】実施例１で製造した発光ダイオードの断面図で
ある。
ある。
【図２】実施例２で製造した半導体レーザーの断面図で
ある。
ある。
Claims (1)
- 【請求項１】 シリコン単結晶基板の表面にシリコン
多孔質層を設け、その上に２００〜５００℃の低温で第
１のバッファー層である化合物半導体を成長し、次いで
昇温して４００〜７００℃の中温で第２のバッファー層
である化合物半導体を成長し、さらに昇温して５００〜
９００℃の高温で化合物半導体の光素子を成長させるこ
とを特徴とする光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9119991A JPH04258181A (ja) | 1991-02-13 | 1991-02-13 | 光素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9119991A JPH04258181A (ja) | 1991-02-13 | 1991-02-13 | 光素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04258181A true JPH04258181A (ja) | 1992-09-14 |
Family
ID=12014638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9119991A Pending JPH04258181A (ja) | 1991-02-13 | 1991-02-13 | 光素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04258181A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009531851A (ja) * | 2006-03-28 | 2009-09-03 | ソウル オプト デバイス カンパニー リミテッド | ツェナーダイオードを備える発光素子及びその製造方法 |
| US20190181218A1 (en) * | 2017-12-08 | 2019-06-13 | Qualcomm Incorporated | Semiconductor device with high charge carrier mobility materials on porous silicon |
-
1991
- 1991-02-13 JP JP9119991A patent/JPH04258181A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009531851A (ja) * | 2006-03-28 | 2009-09-03 | ソウル オプト デバイス カンパニー リミテッド | ツェナーダイオードを備える発光素子及びその製造方法 |
| US20190181218A1 (en) * | 2017-12-08 | 2019-06-13 | Qualcomm Incorporated | Semiconductor device with high charge carrier mobility materials on porous silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| JPH11162847A (ja) | 半導体基板および半導体基板の形成方法 | |
| JPH0794420A (ja) | 化合物半導体結晶基板の製造方法 | |
| JPH033364A (ja) | 半導体装置 | |
| CN105624792A (zh) | 一种硅基GaAs单晶薄膜及其制备方法 | |
| JP4633962B2 (ja) | 窒化物半導体基板の製造方法 | |
| JP3780832B2 (ja) | 半導体結晶の製造方法 | |
| JP2002050585A (ja) | 半導体の結晶成長方法 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPH10321535A (ja) | 化合物半導体層を有する半導体基板とその作製方法及び該半導体基板に作製された電子デバイス | |
| JPH04258181A (ja) | 光素子の製造方法 | |
| JPH03235371A (ja) | タンデム型太陽電池の製造方法 | |
| JPH11298039A (ja) | ＧａＮ層および緩衝層の成長法およびその構造 | |
| JP4569026B2 (ja) | 半導体基板及びその製造方法 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP2003178977A (ja) | 半導体結晶及びその製造方法 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JPH10229218A (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
| JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0722312A (ja) | 歪半導体膜の製造方法 | |
| JP2000164511A (ja) | 窒化物半導体堆積基板 | |
| CN116121856B (zh) | 一种基于双掺杂的低穿透位错密度薄锗缓冲层制备方法 | |
| JPH0521361A (ja) | 化合物半導体結晶の成長方法 |