JPH0412092A - 化合物半導体及びその成長方法 - Google Patents
化合物半導体及びその成長方法Info
- Publication number
- JPH0412092A JPH0412092A JP11059490A JP11059490A JPH0412092A JP H0412092 A JPH0412092 A JP H0412092A JP 11059490 A JP11059490 A JP 11059490A JP 11059490 A JP11059490 A JP 11059490A JP H0412092 A JPH0412092 A JP H0412092A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- compound semiconductor
- porous
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 150000001875 compounds Chemical class 0.000 title claims abstract description 27
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 24
- 239000010703 silicon Substances 0.000 claims abstract description 24
- 229910021426 porous silicon Inorganic materials 0.000 claims abstract description 13
- 239000013078 crystal Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000002048 anodisation reaction Methods 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 6
- 238000005530 etching Methods 0.000 abstract description 5
- 239000011148 porous material Substances 0.000 abstract description 5
- 238000012986 modification Methods 0.000 abstract 2
- 230000004048 modification Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 44
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 12
- 239000010409 thin film Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000007743 anodising Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多孔質シリコン基板上に成長させた■−ｖ族
、■−■族、ＩＶ−ＩＶ族等の化合物半導体及びその製
造方法に関する。
、■−■族、ＩＶ−ＩＶ族等の化合物半導体及びその製
造方法に関する。
（従来の技術）
シリコン基板は、大面積化が容易であり、軽重で高い熱
伝導率を有し、安価であるところから、該基板の上に化
合物半導体を成長させる試みがなされてきた。
伝導率を有し、安価であるところから、該基板の上に化
合物半導体を成長させる試みがなされてきた。
しかし、例えば、シリコンとＧａＡｓとの間に約４％の
結晶格子定数の差があるため、ンリフン基板上に格子定
数の異なる化合物半導体のへテロエビタ牛ンヤル成長を
行うときには、通常の成長方法では良好な結晶を得るこ
とはできず、例えば、基板単結晶の面指数について角度
を僅かにずらせたオフアングルシリコン基板、Ｇｅハソ
ファ層ヲ４７ するシリコン基板を用いる方法か試みら
れている。
結晶格子定数の差があるため、ンリフン基板上に格子定
数の異なる化合物半導体のへテロエビタ牛ンヤル成長を
行うときには、通常の成長方法では良好な結晶を得るこ
とはできず、例えば、基板単結晶の面指数について角度
を僅かにずらせたオフアングルシリコン基板、Ｇｅハソ
ファ層ヲ４７ するシリコン基板を用いる方法か試みら
れている。
さらに、ｒ ５ｏｌｉｄ ５ｔａｔｅ Ｔｅｃｈｎｏｌ
ｏｇｙ（１９８ｇ−１）日本語版ｐ、４１〜４９」の例
のように、８５０〜９００°Ｃ程度の高温で熱処理した
／リコン基板の上に、４００〜４５０ ’Ｃ程度の低温
で２００Å以下の薄いＧａＡｓ層を成長させ、その後通
常の高温成長を行う二段階温度成長法も試みられている
が、必ずしも良好な結晶を成長させることができなかっ
た。また、ＧａＡｓ歪み超格子を有するシリコン基板等
を使用する方法などが試みられているが、成長層の残留
転位は１０’／ｃｍ’程度に低減するに止まっている。
ｏｇｙ（１９８ｇ−１）日本語版ｐ、４１〜４９」の例
のように、８５０〜９００°Ｃ程度の高温で熱処理した
／リコン基板の上に、４００〜４５０ ’Ｃ程度の低温
で２００Å以下の薄いＧａＡｓ層を成長させ、その後通
常の高温成長を行う二段階温度成長法も試みられている
が、必ずしも良好な結晶を成長させることができなかっ
た。また、ＧａＡｓ歪み超格子を有するシリコン基板等
を使用する方法などが試みられているが、成長層の残留
転位は１０’／ｃｍ’程度に低減するに止まっている。
さらに、「応用物理第５７巻第１１号（１９８８）第１
７１０〜１７２０頁」では、ヘテロエビタキンヤル成長
に伴う界面近傍の歪み応力の緩和を目的として、陽極化
成法によりシリコン基板表面に微小孔を有する多孔質層
を形成し、該層の上にＧａＡｓを成長させることが試み
られたが、エピタキシャル層の結晶性は、バルク結晶と
比較して、良好なものを得ることはできなかった。
７１０〜１７２０頁」では、ヘテロエビタキンヤル成長
に伴う界面近傍の歪み応力の緩和を目的として、陽極化
成法によりシリコン基板表面に微小孔を有する多孔質層
を形成し、該層の上にＧａＡｓを成長させることが試み
られたが、エピタキシャル層の結晶性は、バルク結晶と
比較して、良好なものを得ることはできなかった。
（発明が解決しようとする課題）
本発明は、上記の多孔質シリコン基板を改良することに
より、結晶性の優れた化合物半導体及びその成長方法を
提供しようとするものである。
より、結晶性の優れた化合物半導体及びその成長方法を
提供しようとするものである。
（課題を解決するための手段）
本発明は、多孔質シリコン基板上に成長させた化合物半
導体において、表面変成層のない多孔質シリコン基板を
用いたことを特徴とする化合物半導体、及び、多孔質シ
リコン基板上に化合物半導体を成長させる製造方法にお
いて、陽極化成法によりシリコン単結晶を多孔質化した
シリコン基板ニ対し、予め工、チングまたは機械的研磨
等を施すことにより、該基板表面の変成層を除去した後
、化合物半導体を成長させることを特徴とする化合物半
導体の製造方法である。
導体において、表面変成層のない多孔質シリコン基板を
用いたことを特徴とする化合物半導体、及び、多孔質シ
リコン基板上に化合物半導体を成長させる製造方法にお
いて、陽極化成法によりシリコン単結晶を多孔質化した
シリコン基板ニ対し、予め工、チングまたは機械的研磨
等を施すことにより、該基板表面の変成層を除去した後
、化合物半導体を成長させることを特徴とする化合物半
導体の製造方法である。
（作用）
従来、陽極化成法による多孔質シリコン層の形成機構の
研究の中で、多孔質層の表面に変成層（ｓｕｒｆａｃｅ
ｐｏｒｏｕｓ ｆｉｌａ＋）が存在することは知られ
ていたが、この変成層が異種材料間の成長に与える影響
については、回答検討が加えられていなかった。
研究の中で、多孔質層の表面に変成層（ｓｕｒｆａｃｅ
ｐｏｒｏｕｓ ｆｉｌａ＋）が存在することは知られ
ていたが、この変成層が異種材料間の成長に与える影響
については、回答検討が加えられていなかった。
本発明者等は、この変成層に着目して化合物半導体の成
長との関係を調べたところ、この変成層は多結晶又は非
晶質的な性質をもっており、熱に対して弱いため、この
上に薄膜結晶を通常の高温成長させることは適さず、さ
らに、変成層表面には下部の多孔質層とは異なり１０人
程度の孔しか開いていないので、ミスフィツト転位を低
減する機構が作用しないことを見いだした。
長との関係を調べたところ、この変成層は多結晶又は非
晶質的な性質をもっており、熱に対して弱いため、この
上に薄膜結晶を通常の高温成長させることは適さず、さ
らに、変成層表面には下部の多孔質層とは異なり１０人
程度の孔しか開いていないので、ミスフィツト転位を低
減する機構が作用しないことを見いだした。
そこで、本発明では、多孔質層表面の変成層を除去した
シリコン基板を用いて化合物半導体を成長させることに
より、結晶性の優れた化合物半導体を得ることに成功し
た。即ち、フッ酸等の溶液中で電流密度０，１〜２００
ｍＡ７ｃｍ’の範囲で陽極化成することにより、シリコ
ン基板の表面近傍に２０〜３００人の孔径を有する多孔
質層を５〜３００μｍの厚さで生成させ、次いで、エツ
チング、機械的研磨等により表面変成層を除去して上記
孔径を表面に露出させた後、該シリコン基板上に化合物
半導体を成長させるものである。
シリコン基板を用いて化合物半導体を成長させることに
より、結晶性の優れた化合物半導体を得ることに成功し
た。即ち、フッ酸等の溶液中で電流密度０，１〜２００
ｍＡ７ｃｍ’の範囲で陽極化成することにより、シリコ
ン基板の表面近傍に２０〜３００人の孔径を有する多孔
質層を５〜３００μｍの厚さで生成させ、次いで、エツ
チング、機械的研磨等により表面変成層を除去して上記
孔径を表面に露出させた後、該シリコン基板上に化合物
半導体を成長させるものである。
このように、変成層を除去した多孔質層の上に化合物半
導体を成長させるときには、格子定数が異なる物質であ
っても、孔を架橋した形で成長することにより、格子不
整合による歪みを緩和することができ、ミスフィツト転
位の導入を防ぐことができるものと考えられる。また、
多孔質シリコン層は、通常のシリコンに比べてヤング率
が約１０分の１と柔軟性に富んでいるため、熱膨張係数
が大きく異なる化合物半導体の成長層を、成長温度から
室温に冷却するときにも、２つの物質量の歪みは吸収さ
れるため、化合物半導体成長層の転位や残留応力を大幅
に低減することができる。
導体を成長させるときには、格子定数が異なる物質であ
っても、孔を架橋した形で成長することにより、格子不
整合による歪みを緩和することができ、ミスフィツト転
位の導入を防ぐことができるものと考えられる。また、
多孔質シリコン層は、通常のシリコンに比べてヤング率
が約１０分の１と柔軟性に富んでいるため、熱膨張係数
が大きく異なる化合物半導体の成長層を、成長温度から
室温に冷却するときにも、２つの物質量の歪みは吸収さ
れるため、化合物半導体成長層の転位や残留応力を大幅
に低減することができる。
（実施例）
第１図の手順に従って、（ａ）のようにシリコン基板に
多孔質層を形成し、（ｂ）のように多孔質層表面の変成
層を除去し、（Ｃ）のようにその上にＧａＡｓ単結晶薄
膜を成長させて、その結晶性を調べた。
多孔質層を形成し、（ｂ）のように多孔質層表面の変成
層を除去し、（Ｃ）のようにその上にＧａＡｓ単結晶薄
膜を成長させて、その結晶性を調べた。
まず、シリコン基板への多孔質層の形成は、シリコン基
板表面をフッ酸溶液に接触させて、電流密度を２０ｍＡ
／ｃｍ″に調節して陽極化成により、厚さ３０μｍの多
孔質層を得た。第１図（ａ）はこの状態を示したもので
、多孔質層表面には変成層が存在している。次いで、エ
ツチングにより多孔質層の表面を厚さ０．５７ｕ＋除去
して変成層を取り除いた。その後、ＯＭＶＰＥ法により
厚さ２．５μ園のＧａＡｓ単結晶薄膜を成長させた。
板表面をフッ酸溶液に接触させて、電流密度を２０ｍＡ
／ｃｍ″に調節して陽極化成により、厚さ３０μｍの多
孔質層を得た。第１図（ａ）はこの状態を示したもので
、多孔質層表面には変成層が存在している。次いで、エ
ツチングにより多孔質層の表面を厚さ０．５７ｕ＋除去
して変成層を取り除いた。その後、ＯＭＶＰＥ法により
厚さ２．５μ園のＧａＡｓ単結晶薄膜を成長させた。
得られたＧａＡｓ単結晶薄膜の転位密度は、ｌＸｌ０’
ｅｌｌｌ−”と大幅に低減することができた。
ｅｌｌｌ−”と大幅に低減することができた。
（比較例１）
従来のシリコン基板の表面に実施例と同様に厚さ２．５
μｍのＧａＡｓ単結晶薄膜を成長させ（第２図）、転位
密度を調べたところ、４Ｘ１０’ｃｍ−’と大きな値を
示した。
μｍのＧａＡｓ単結晶薄膜を成長させ（第２図）、転位
密度を調べたところ、４Ｘ１０’ｃｍ−’と大きな値を
示した。
（比較例２）
実施例で変成層を除去する前の多孔質シリコン基板（第
２図（ａ））を用い、該基板の上に実施例と同様に厚さ
２．５１７ｍのＧａＡｓ単結晶薄膜を成長させく第２図
（ｂ））、転位密度を調べたところ、ＩＸＩＯ７ｃｍ−
’と大きな値を示した。
２図（ａ））を用い、該基板の上に実施例と同様に厚さ
２．５１７ｍのＧａＡｓ単結晶薄膜を成長させく第２図
（ｂ））、転位密度を調べたところ、ＩＸＩＯ７ｃｍ−
’と大きな値を示した。
（発明の効果）
本発明は、上記の構成を採用することにより、シリコン
基板に対して格子定数及び熱膨張係数の異なる化合物半
導体を成長させ、成長温度から室温に冷却しても、化合
物半導体成長層の残留応力を低く抑えることができ、低
転位密度の結晶性の優れた化合物半導体を提供すること
ができるようになった。
基板に対して格子定数及び熱膨張係数の異なる化合物半
導体を成長させ、成長温度から室温に冷却しても、化合
物半導体成長層の残留応力を低く抑えることができ、低
転位密度の結晶性の優れた化合物半導体を提供すること
ができるようになった。
第１図（ａ）〜（ｃ）は変成層を除去した多孔質シリコ
ン基板上にＧａＡｓ層を成長させる手順を示した説明図
、第２図はシリコン基板に直接ＧａＡｓ層を成長させた
図、第３図（ａ）及び（ｂ）は変成層を宵する多孔質シ
リコン基板上にＧａＡｓ層を成長させる手順を示した説
明図である。 第２図 第３図
ン基板上にＧａＡｓ層を成長させる手順を示した説明図
、第２図はシリコン基板に直接ＧａＡｓ層を成長させた
図、第３図（ａ）及び（ｂ）は変成層を宵する多孔質シ
リコン基板上にＧａＡｓ層を成長させる手順を示した説
明図である。 第２図 第３図
Claims (2)
- （１）多孔質シリコン基板上に成長させた化合物半導体
において、表面変成層のない多孔質シリコン基板を用い
たことを特徴とする化合物半導体。 - （２）多孔質シリコン基板上に化合物半導体を成長させ
る製造方法において、陽極化成法によりシリコン単結晶
を多孔質化したシリコン基板に対し、予めエッチングま
たは機械的研磨等を施すことにより、該基板表面の変成
層を除去した後、化合物半導体を成長させることを特徴
とする化合物半導体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059490A JPH0412092A (ja) | 1990-04-27 | 1990-04-27 | 化合物半導体及びその成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11059490A JPH0412092A (ja) | 1990-04-27 | 1990-04-27 | 化合物半導体及びその成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0412092A true JPH0412092A (ja) | 1992-01-16 |
Family
ID=14539817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11059490A Pending JPH0412092A (ja) | 1990-04-27 | 1990-04-27 | 化合物半導体及びその成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0412092A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
| WO2004003266A1 (ja) * | 2002-06-28 | 2004-01-08 | Hitachi Cable, Ltd. | 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 |
| WO2004084158A3 (en) * | 2003-03-18 | 2004-11-18 | Alcan Int Ltd | Container label with tear-off part |
| EP1051739B1 (fr) * | 1998-01-30 | 2017-07-26 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Substrat compliant en particulier pour un depot par hetero-epitaxie |
| US10833175B2 (en) | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
-
1990
- 1990-04-27 JP JP11059490A patent/JPH0412092A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
| EP1051739B1 (fr) * | 1998-01-30 | 2017-07-26 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Substrat compliant en particulier pour un depot par hetero-epitaxie |
| WO2004003266A1 (ja) * | 2002-06-28 | 2004-01-08 | Hitachi Cable, Ltd. | 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法 |
| CN100341116C (zh) * | 2002-06-28 | 2007-10-03 | 日立电线株式会社 | 多孔基板及其制造方法、GaN系半导体叠层基板及其制造方法 |
| US7829913B2 (en) | 2002-06-28 | 2010-11-09 | Hitachi Cable, Ltd. | Porous substrate and its manufacturing method, and gan semiconductor multilayer substrate and its manufacturing method |
| WO2004084158A3 (en) * | 2003-03-18 | 2004-11-18 | Alcan Int Ltd | Container label with tear-off part |
| US10833175B2 (en) | 2015-06-04 | 2020-11-10 | International Business Machines Corporation | Formation of dislocation-free SiGe finFET using porous silicon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5258322A (en) | Method of producing semiconductor substrate | |
| JPH05217893A (ja) | 半導体基材の作製方法 | |
| JP2003321298A (ja) | ＳｉＣ単結晶及びその製造方法，エピタキシャル膜付きＳｉＣウエハ及びその製造方法，並びにＳｉＣ電子デバイス | |
| JP4396010B2 (ja) | 半導体の結晶成長方法 | |
| US5581117A (en) | Si base substrate covered by a CdTe or Cd-rich CdZnTe layer | |
| Fukuda et al. | High quality heteroepitaxial Ge growth on (100) Si by MBE | |
| CN101728249A (zh) | 硅片上外延化合物半导体材料的过渡层单晶制备方法 | |
| JP3780832B2 (ja) | 半導体結晶の製造方法 | |
| JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
| JPH03235371A (ja) | タンデム型太陽電池の製造方法 | |
| JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH0412098A (ja) | 化合物半導体及びその成長方法 | |
| JPS59111999A (ja) | 単結晶絶縁膜の熱処理方法 | |
| JPS58200525A (ja) | 半導体装置用基板の製造方法 | |
| JPS61295624A (ja) | 半導体基板の製造方法 | |
| JPH0281423A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JP2000306915A (ja) | シリコンウエハの製造方法 | |
| JPH0412097A (ja) | 化合物半導体及びその成長方法 | |
| JPH0521361A (ja) | 化合物半導体結晶の成長方法 | |
| JPS6012775B2 (ja) | 異質基板上への単結晶半導体層形成方法 | |
| JPH04258181A (ja) | 光素子の製造方法 | |
| JPS62234319A (ja) | ヘテロエピタキシヤル薄膜の形成方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 |