JPH04258897A - 広帯域サンプル／ホールド回路 - Google Patents
広帯域サンプル／ホールド回路Info
- Publication number
- JPH04258897A JPH04258897A JP3266293A JP26629391A JPH04258897A JP H04258897 A JPH04258897 A JP H04258897A JP 3266293 A JP3266293 A JP 3266293A JP 26629391 A JP26629391 A JP 26629391A JP H04258897 A JPH04258897 A JP H04258897A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- terminal
- sample
- clock signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 71
- 239000000872 buffer Substances 0.000 claims abstract description 36
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 210000004899 c-terminal region Anatomy 0.000 claims 1
- 238000005070 sampling Methods 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 7
- 238000007599 discharging Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- -1 At this time Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Analogue/Digital Conversion (AREA)
- Electronic Switches (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、サンプル／ホールド回
路に係るもので、詳しくは、アナログ入力信号を２つの
通路にサンプル／ホールドした後、スイッチング制御し
て出力することにより、充分なサンプリング及びホール
ド時間を有するようにし、広帯域アナログ入力信号変動
を忠実に追従しながら高速処理を行い得るようにした広
帯域サンプル／ホールド回路に関するものである。
路に係るもので、詳しくは、アナログ入力信号を２つの
通路にサンプル／ホールドした後、スイッチング制御し
て出力することにより、充分なサンプリング及びホール
ド時間を有するようにし、広帯域アナログ入力信号変動
を忠実に追従しながら高速処理を行い得るようにした広
帯域サンプル／ホールド回路に関するものである。
【０００２】
【従来の技術】一般に、サンプル／ホールド回路におい
ては、アナログ信号をディジタル信号に変換する場合、
アナログ入力信号をサンプル／ホールドクロック信号の
２分の１周期の間サンプリングし、残りの２分の１周期
の間はサンプリングレベルをホールドするようにしてア
ナログ／ディジタル変換器の入力回路に使用されていた
。そして、このような従来のサンプル／ホールド回路に
おいては、図４に示したように、アナログ入力信号Ｖｉ
ｎが入力する入力バッファ１と、該入力バッファ１の出
力を所定周期を有するサンプル／ホールドクロック信号
ＣＫの反転信号ＣＫＢによりその所定周期に伝達／遮断
するスイッチＳＷ１と、該スイッチＳＷ１の出力信号を
サンプリングした後そのスイッチＳＷ１のオフ時にサン
プリングレベルをホールドし出力するサンプル／ホール
ドコンデンサＣと、該サンプル／ホールドコンデンサＣ
の出力をバッファリングし、出力信号Ｖｏｕｔとして出
力する出力バッファ２とにより構成されていた。また、
このように構成された従来のサンプル／ホールド回路の
作用を図５を用いて説明すると次のようである。
ては、アナログ信号をディジタル信号に変換する場合、
アナログ入力信号をサンプル／ホールドクロック信号の
２分の１周期の間サンプリングし、残りの２分の１周期
の間はサンプリングレベルをホールドするようにしてア
ナログ／ディジタル変換器の入力回路に使用されていた
。そして、このような従来のサンプル／ホールド回路に
おいては、図４に示したように、アナログ入力信号Ｖｉ
ｎが入力する入力バッファ１と、該入力バッファ１の出
力を所定周期を有するサンプル／ホールドクロック信号
ＣＫの反転信号ＣＫＢによりその所定周期に伝達／遮断
するスイッチＳＷ１と、該スイッチＳＷ１の出力信号を
サンプリングした後そのスイッチＳＷ１のオフ時にサン
プリングレベルをホールドし出力するサンプル／ホール
ドコンデンサＣと、該サンプル／ホールドコンデンサＣ
の出力をバッファリングし、出力信号Ｖｏｕｔとして出
力する出力バッファ２とにより構成されていた。また、
このように構成された従来のサンプル／ホールド回路の
作用を図５を用いて説明すると次のようである。
【０００３】すなわち、図５（Ｂ）に示した波形のアナ
ログ入力信号Ｖｉｎが入力バッファ１に入力され、図５
（Ａ）に示した所定周期を有する矩形波信号ＣＫの反転
信号ＣＫＢがサンプル／ホールドクロック信号としてス
イッチＳＷ１の制御端子に印加すると、そのサンプル／
ホールドクロック信号ＣＫＢの低電位区間でスイッチＳ
Ｗ１がオンされ入力バッファ１で出力するアナログ入力
信号Ｖｉｎがサンプル／ホールドコンデンサＣに伝達さ
れ、その直後の高電位区間ではスイッチＳＷ１がオフさ
れサンプル／ホールドコンデンサＣに伝達する入力バッ
ファ１の出力が遮断される。よって、そのサンプル／ホ
ールドコンデンサＣは図５（Ｃ）に示したようにスイッ
チＳＷ１のオンされる区間において入力バッファ１及び
スイッチＳＷ１を通って伝達されるアナログ入力信号Ｖ
ｉｎをサンプリングし、スイッチＳＷ１のオフされる区
間ではサンプル／ホールドコンデンサＣの放電ループが
ないため、オンからオフに移る時点の信号のレベルをそ
のまま保持するホールド作用を行う。従って、サンプル
／ホールドコンデンサＣがサンプル／ホールドクロック
信号ＣＫＢに同期し、図５（Ｂ）に示したようなアナロ
グ入力信号Ｖｉｎを図５（Ｃ）に示したようにサンプル
／ホールドし、該サンプル／ホールド信号ＶＣが出力バ
ッファ２を通って出力信号Ｖｏｕｔとして出力されてい
た。
ログ入力信号Ｖｉｎが入力バッファ１に入力され、図５
（Ａ）に示した所定周期を有する矩形波信号ＣＫの反転
信号ＣＫＢがサンプル／ホールドクロック信号としてス
イッチＳＷ１の制御端子に印加すると、そのサンプル／
ホールドクロック信号ＣＫＢの低電位区間でスイッチＳ
Ｗ１がオンされ入力バッファ１で出力するアナログ入力
信号Ｖｉｎがサンプル／ホールドコンデンサＣに伝達さ
れ、その直後の高電位区間ではスイッチＳＷ１がオフさ
れサンプル／ホールドコンデンサＣに伝達する入力バッ
ファ１の出力が遮断される。よって、そのサンプル／ホ
ールドコンデンサＣは図５（Ｃ）に示したようにスイッ
チＳＷ１のオンされる区間において入力バッファ１及び
スイッチＳＷ１を通って伝達されるアナログ入力信号Ｖ
ｉｎをサンプリングし、スイッチＳＷ１のオフされる区
間ではサンプル／ホールドコンデンサＣの放電ループが
ないため、オンからオフに移る時点の信号のレベルをそ
のまま保持するホールド作用を行う。従って、サンプル
／ホールドコンデンサＣがサンプル／ホールドクロック
信号ＣＫＢに同期し、図５（Ｂ）に示したようなアナロ
グ入力信号Ｖｉｎを図５（Ｃ）に示したようにサンプル
／ホールドし、該サンプル／ホールド信号ＶＣが出力バ
ッファ２を通って出力信号Ｖｏｕｔとして出力されてい
た。
【０００４】
【発明が解決しようとする課題】しかるに、このように
構成された従来のサンプル／ホールド回路においては、
サンプル／ホールドコンデンサＣがサンプリング区間に
ある場合、アナログ入力信号Ｖｉｎが減少状態であると
、そのサンプル／ホールドコンデンサＣの充電電位はス
イッチＳＷ１を通って放電するループを有するが、サン
プル／ホールドクロック信号ＣＫＢの周期が速い高速処
理の場合はそのサンプル／ホールドコンデンサＣの充放
電速度がアナログ入力信号Ｖｉｎの変化に忠実に追従さ
れない現象が発生する。これに対処して、サンプル／ホ
ールドコンデンサＣの容量を小さくすると、ホールド区
間で漏れ電流によりサンプリングレベルをそのまま保持
することが難しくなり、よってホールド区間においてそ
の漏れ電流による影響を受けない程度のコンデンサ容量
を有するようにすることが必要になり、高速動作に制約
が加えられるという不都合な点があった。
構成された従来のサンプル／ホールド回路においては、
サンプル／ホールドコンデンサＣがサンプリング区間に
ある場合、アナログ入力信号Ｖｉｎが減少状態であると
、そのサンプル／ホールドコンデンサＣの充電電位はス
イッチＳＷ１を通って放電するループを有するが、サン
プル／ホールドクロック信号ＣＫＢの周期が速い高速処
理の場合はそのサンプル／ホールドコンデンサＣの充放
電速度がアナログ入力信号Ｖｉｎの変化に忠実に追従さ
れない現象が発生する。これに対処して、サンプル／ホ
ールドコンデンサＣの容量を小さくすると、ホールド区
間で漏れ電流によりサンプリングレベルをそのまま保持
することが難しくなり、よってホールド区間においてそ
の漏れ電流による影響を受けない程度のコンデンサ容量
を有するようにすることが必要になり、高速動作に制約
が加えられるという不都合な点があった。
【０００５】本発明の目的は、サンプル／ホールドクロ
ック信号の周波数が高く、つまり周期の短い高速動作の
場合においても、広帯域のアナログ入力信号に忠実に追
従しながらサンプル／ホールドを行い得る広帯域サンプ
ル／ホールド回路を提供しようとするものである。
ック信号の周波数が高く、つまり周期の短い高速動作の
場合においても、広帯域のアナログ入力信号に忠実に追
従しながらサンプル／ホールドを行い得る広帯域サンプ
ル／ホールド回路を提供しようとするものである。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、アナログ入力信号を、入力バッ
ファを通してから、クロック信号により開閉駆動される
スイッチを介して電圧保持コンデンサに印加してスイッ
チ開期間の端子電圧を一定に保持させ、このコンデンサ
端子電圧を出力バッファを介して回路の出力信号として
出力するサンプル／ホールド回路において、（イ）２つ
の電圧保持コンデンサＣ１１、Ｃ１２と、（ロ）クロッ
ク信号ＣＫの周波数を２分の１に分周した１／２分周ク
ロック信号ＣＫ／２を作成する１／２分周器１５と、（
ハ）クロック信号ＣＫの反転信号ＣＫＢを作成するイン
バータゲート１６と、（ニ）入力バッファ１１を通過し
た後のアナログ入力信号Ｖｉｎの通路を、上記１／２分
周クロック信号ＣＫ／２により２通路に分岐し、信号Ｃ
Ｋ／２の高電位区間は入力信号Ｖｉｎを一方のコンデン
サＣ１１に伝達し、このときコンデンサＣ１２は開状態
にあり、ＣＫ／２の低電位区間は入力信号Ｖｉｎを他方
のコンデンサＣ１２に伝達し、このときコンデンサＣ１
１は開状態にあるように切換え制御する第１のスイッチ
ング部１１と、（ホ）上記両コンデンサＣ１１、Ｃ１２
の各端子電圧ＶＣ１、ＶＣ２を各々入力側端子ａ２、ｂ
２に受け、１／２分周クロック信号ＣＫ／２と反転クロ
ック信号ＣＫＢによりスイッチ制御されて、信号ＣＫ／
２により、各端子電圧ＶＣ１、ＶＣ２のうちの電圧が一
定に保持されている部分を選択し、さらに信号ＣＫＢに
より、この選択された定電圧部分のうちの、ＣＫＢが所
定のレベルの電位区間にある部分を選択して出力側の共
通端子ｃ２を介して出力する第２のスイッチング部１３
と、を備えて上記共通端子ｃ２からの出力を出力バッフ
ァ１４を介して回路の出力信号Ｖｏとして出力する構成
とする。
に、本発明においては、アナログ入力信号を、入力バッ
ファを通してから、クロック信号により開閉駆動される
スイッチを介して電圧保持コンデンサに印加してスイッ
チ開期間の端子電圧を一定に保持させ、このコンデンサ
端子電圧を出力バッファを介して回路の出力信号として
出力するサンプル／ホールド回路において、（イ）２つ
の電圧保持コンデンサＣ１１、Ｃ１２と、（ロ）クロッ
ク信号ＣＫの周波数を２分の１に分周した１／２分周ク
ロック信号ＣＫ／２を作成する１／２分周器１５と、（
ハ）クロック信号ＣＫの反転信号ＣＫＢを作成するイン
バータゲート１６と、（ニ）入力バッファ１１を通過し
た後のアナログ入力信号Ｖｉｎの通路を、上記１／２分
周クロック信号ＣＫ／２により２通路に分岐し、信号Ｃ
Ｋ／２の高電位区間は入力信号Ｖｉｎを一方のコンデン
サＣ１１に伝達し、このときコンデンサＣ１２は開状態
にあり、ＣＫ／２の低電位区間は入力信号Ｖｉｎを他方
のコンデンサＣ１２に伝達し、このときコンデンサＣ１
１は開状態にあるように切換え制御する第１のスイッチ
ング部１１と、（ホ）上記両コンデンサＣ１１、Ｃ１２
の各端子電圧ＶＣ１、ＶＣ２を各々入力側端子ａ２、ｂ
２に受け、１／２分周クロック信号ＣＫ／２と反転クロ
ック信号ＣＫＢによりスイッチ制御されて、信号ＣＫ／
２により、各端子電圧ＶＣ１、ＶＣ２のうちの電圧が一
定に保持されている部分を選択し、さらに信号ＣＫＢに
より、この選択された定電圧部分のうちの、ＣＫＢが所
定のレベルの電位区間にある部分を選択して出力側の共
通端子ｃ２を介して出力する第２のスイッチング部１３
と、を備えて上記共通端子ｃ２からの出力を出力バッフ
ァ１４を介して回路の出力信号Ｖｏとして出力する構成
とする。
【０００７】
【作用】電圧保持用のコンデンサを２つ設け、クロック
信号ＣＫを２分の１に分周した、つまり周期を２倍にし
た１／２分周クロック信号ＣＫ／２により入力アナログ
信号ＶｉｎをスイッチしてＶｉｎを２つの通路に分岐し
て上記各コンデンサの各一方端に伝達し、さらに、第２
のスイッチ部で、１／２分周クロック信号ＣＫ／２と反
転クロック信号ＣＫＢによりスイッチ制御して、両コン
デンサの各端子電圧のうちの、ＣＫ／２信号でまず選択
した定電圧部分から、ＣＫＢ信号により選択される定電
圧部分を取り出して回路の出力信号Ｖｏとするものであ
るから、充分なサンプリング時間を有し、しかも広帯域
の入力信号Ｖｉｎの変化に忠実に追従した出力を得るこ
とができる。
信号ＣＫを２分の１に分周した、つまり周期を２倍にし
た１／２分周クロック信号ＣＫ／２により入力アナログ
信号ＶｉｎをスイッチしてＶｉｎを２つの通路に分岐し
て上記各コンデンサの各一方端に伝達し、さらに、第２
のスイッチ部で、１／２分周クロック信号ＣＫ／２と反
転クロック信号ＣＫＢによりスイッチ制御して、両コン
デンサの各端子電圧のうちの、ＣＫ／２信号でまず選択
した定電圧部分から、ＣＫＢ信号により選択される定電
圧部分を取り出して回路の出力信号Ｖｏとするものであ
るから、充分なサンプリング時間を有し、しかも広帯域
の入力信号Ｖｉｎの変化に忠実に追従した出力を得るこ
とができる。
【０００８】
【実施例】以下、本発明の実施例に対し図面を用いて詳
細に説明する。図１に示したように、アナログ入力信号
Ｖｉｎを受けバッファリングする入力バッファ部１１と
、サンプル／ホールドクロック信号ＣＫの周波数を２分
の１に分周する、つまり周期を２倍にする１／２分周器
１５と、１／２分周器１５から出力する分周クロック信
号ＣＫ／２により前記入力バッファ部１１の出力信号を
サンプル／ホールドコンデンサＣ１１、Ｃ１２に互いに
反復してスイッチングさせる第１のスイッチング部１２
と、前記分周クロック信号ＣＫ／２によりサンプル／ホ
ールドコンデンサＣ１１、Ｃ１２のサンプル／ホールド
信号ＶＣ１、ＶＣ２を選択的にスイッチングすると共に
インバータゲート１６を通って反転された反転サンプル
／ホールドクロック信号ＣＫＢにより前記選択的にスイ
ッチングされたサンプル／ホールド信号ＶＣ１、ＶＣ２
を遮断／出力させる第２のスイッチング部１３と、第２
のスイッチング部１３の出力信号をバッファリングしサ
ンプル／ホールド回路の出力信号Ｖｏとして出力する出
力バッファ部１４とにより本発明に係る広帯域サンプル
／ホールド回路が構成されている。
細に説明する。図１に示したように、アナログ入力信号
Ｖｉｎを受けバッファリングする入力バッファ部１１と
、サンプル／ホールドクロック信号ＣＫの周波数を２分
の１に分周する、つまり周期を２倍にする１／２分周器
１５と、１／２分周器１５から出力する分周クロック信
号ＣＫ／２により前記入力バッファ部１１の出力信号を
サンプル／ホールドコンデンサＣ１１、Ｃ１２に互いに
反復してスイッチングさせる第１のスイッチング部１２
と、前記分周クロック信号ＣＫ／２によりサンプル／ホ
ールドコンデンサＣ１１、Ｃ１２のサンプル／ホールド
信号ＶＣ１、ＶＣ２を選択的にスイッチングすると共に
インバータゲート１６を通って反転された反転サンプル
／ホールドクロック信号ＣＫＢにより前記選択的にスイ
ッチングされたサンプル／ホールド信号ＶＣ１、ＶＣ２
を遮断／出力させる第２のスイッチング部１３と、第２
のスイッチング部１３の出力信号をバッファリングしサ
ンプル／ホールド回路の出力信号Ｖｏとして出力する出
力バッファ部１４とにより本発明に係る広帯域サンプル
／ホールド回路が構成されている。
【０００９】また、図２に示したように、アナログ入力
信号Ｖｉｎ端子がカップリングコンデンサＣ１０を通っ
てトランジスタＱ１、Ｑ２のベースに共通接続され、ト
ランジスタＱ１、Ｑ２のコレクタが電源電圧ＶＣＣ端子
に各々接続され、そのエミッタが各々電流源Ｉ１、Ｉ２
に接続されると共に並列接続された各コンデンサ及び抵
抗Ｃ２０、Ｒ１、Ｃ３０、Ｒ２を通って各トランジスタ
Ｑ３、Ｑ４のベースに各々接続され、それらトランジス
タＱ３、Ｑ４のコレクタが各電源電圧ＶＣＣ端子に接続
され、そのエミッタが各々サンプル／ホールドコンデン
サＣ１１、Ｃ１２の一方側端子に接続して入力バッファ
１１が構成されている。かつ、サンプル／ホールドクロ
ック信号ＣＫを２分の１に分周した非反転、反転分周ク
ロック信号ＣＫ／２、ＣＫＢ／２端子が各トランジスタ
Ｑ７、Ｑ８のベースに接続されると共に各抵抗Ｒ４、Ｒ
３を通ってトランジスタＱ５、Ｑ６のベースに各々接続
され、トランジスタＱ５、Ｑ６の共通エミッタが抵抗Ｒ
５を通って負電源電圧ＶＥＥ端子に接続され、そのコレ
クタがトランジスタＱ３、Ｑ４の各ベースに接続され、
トランジスタＱ７、Ｑ８の共通エミッタが抵抗Ｒ６を通
って負電源電圧端子ＶＥＥに接続され、そのコレクタが
トランジスタＱ３、Ｑ４の各エミッタ接続点に接続され
て第１スイッチング部１２が構成されている。また、ト
ランジスタＱ１１、Ｑ１２のエミッタが共通に電流源Ｉ
３に接続されそのベースが非反転、反転分周クロック信
号ＣＫ／２、ＣＫＢ／２端子に接続され、トランジスタ
Ｑ９、Ｑ１０のコレクタが電源電圧ＶＣＣ端子に接続さ
れ、そのベースが各々サンプル／ホールドコンデンサＣ
１２及び反転サンプル／ホールドクロック信号ＣＫＢ端
子に接続され、そのエミッタが共通にトランジスタＱ１
１のコレクタに接続されている。次いで、トランジスタ
Ｑ１３、Ｑ１４のコレクタが各々電源電圧ＶＣＣ端子に
接続されそのベースが各々前記サンプル／ホールドコン
デンサＣ１１及び反転サンプル／ホールドクロック信号
端子に接続されそのエミッタが共通にトランジスタＱ１
２のコレクタに接続され、電源電圧ＶＣＣ端子が電流源
Ｉ４を通った後ダイオードＤ１、Ｄ２を再び通ってトラ
ンジスタＱ９、Ｑ１０、Ｑ１３、Ｑ１４の各共通エミッ
タ接続点に接続され、ダイオードＤ１、Ｄ２の共通アノ
ードと電流源Ｉ４の接続点とを通って出力バッファ１４
側に出力されるように第２のスイッチング部１３が構成
されている。さらに、第２のスイッチング部１３のダイ
オードＤ１、Ｄ２の共通アノード接続点がトランジスタ
Ｑ１５のベースに接続され、トランジスタＱ１５のコレ
クタが電源電圧ＶＣＣ端子に接続されそのエミッタがサ
ンプル／ホールド出力信号Ｖｏ端子に接続されると共に
電流源Ｉ５を通って負電源電圧ＶＥＥ端子に接続されて
本実施例の広帯域サンプル／ホールド回路の出力バッフ
ァ１４が構成されている。
信号Ｖｉｎ端子がカップリングコンデンサＣ１０を通っ
てトランジスタＱ１、Ｑ２のベースに共通接続され、ト
ランジスタＱ１、Ｑ２のコレクタが電源電圧ＶＣＣ端子
に各々接続され、そのエミッタが各々電流源Ｉ１、Ｉ２
に接続されると共に並列接続された各コンデンサ及び抵
抗Ｃ２０、Ｒ１、Ｃ３０、Ｒ２を通って各トランジスタ
Ｑ３、Ｑ４のベースに各々接続され、それらトランジス
タＱ３、Ｑ４のコレクタが各電源電圧ＶＣＣ端子に接続
され、そのエミッタが各々サンプル／ホールドコンデン
サＣ１１、Ｃ１２の一方側端子に接続して入力バッファ
１１が構成されている。かつ、サンプル／ホールドクロ
ック信号ＣＫを２分の１に分周した非反転、反転分周ク
ロック信号ＣＫ／２、ＣＫＢ／２端子が各トランジスタ
Ｑ７、Ｑ８のベースに接続されると共に各抵抗Ｒ４、Ｒ
３を通ってトランジスタＱ５、Ｑ６のベースに各々接続
され、トランジスタＱ５、Ｑ６の共通エミッタが抵抗Ｒ
５を通って負電源電圧ＶＥＥ端子に接続され、そのコレ
クタがトランジスタＱ３、Ｑ４の各ベースに接続され、
トランジスタＱ７、Ｑ８の共通エミッタが抵抗Ｒ６を通
って負電源電圧端子ＶＥＥに接続され、そのコレクタが
トランジスタＱ３、Ｑ４の各エミッタ接続点に接続され
て第１スイッチング部１２が構成されている。また、ト
ランジスタＱ１１、Ｑ１２のエミッタが共通に電流源Ｉ
３に接続されそのベースが非反転、反転分周クロック信
号ＣＫ／２、ＣＫＢ／２端子に接続され、トランジスタ
Ｑ９、Ｑ１０のコレクタが電源電圧ＶＣＣ端子に接続さ
れ、そのベースが各々サンプル／ホールドコンデンサＣ
１２及び反転サンプル／ホールドクロック信号ＣＫＢ端
子に接続され、そのエミッタが共通にトランジスタＱ１
１のコレクタに接続されている。次いで、トランジスタ
Ｑ１３、Ｑ１４のコレクタが各々電源電圧ＶＣＣ端子に
接続されそのベースが各々前記サンプル／ホールドコン
デンサＣ１１及び反転サンプル／ホールドクロック信号
端子に接続されそのエミッタが共通にトランジスタＱ１
２のコレクタに接続され、電源電圧ＶＣＣ端子が電流源
Ｉ４を通った後ダイオードＤ１、Ｄ２を再び通ってトラ
ンジスタＱ９、Ｑ１０、Ｑ１３、Ｑ１４の各共通エミッ
タ接続点に接続され、ダイオードＤ１、Ｄ２の共通アノ
ードと電流源Ｉ４の接続点とを通って出力バッファ１４
側に出力されるように第２のスイッチング部１３が構成
されている。さらに、第２のスイッチング部１３のダイ
オードＤ１、Ｄ２の共通アノード接続点がトランジスタ
Ｑ１５のベースに接続され、トランジスタＱ１５のコレ
クタが電源電圧ＶＣＣ端子に接続されそのエミッタがサ
ンプル／ホールド出力信号Ｖｏ端子に接続されると共に
電流源Ｉ５を通って負電源電圧ＶＥＥ端子に接続されて
本実施例の広帯域サンプル／ホールド回路の出力バッフ
ァ１４が構成されている。
【００１０】このように構成された本発明に係る広帯域
サンプル／ホールド回路の作用を説明すると次のようで
ある。まず、図３（Ｂ）に示したようなサンプル／ホー
ルドクロック信号ＣＫが１／２分周器１５を通って図３
（Ａ）に示した、周波数が２分の１に分周された、つま
り、周期が２倍に変換された１／２分周クロック信号Ｃ
Ｋ／２が発生される。このとき、図３（Ｃ）に示したア
ナログ入力信号Ｖｉｎが入力バッファ部１１に入力する
と、第１のスイッチング部１２はこの１／２分周クロッ
ク信号ＣＫ／２が高電位区間のとき入力バッファ１１の
出力を第１のサンプル／ホールドコンデンサＣ１１に伝
達し、低電位区間の場合入力バッファ１１の出力を第２
のサンプル／ホールドコンデンサＣ１２に伝達し、これ
により、コンデンサＣ１１は図３（Ｄ）に示すように１
／２分周クロック信号ＣＫ／２が高電位区間のときサン
プリングをし、低電位区間のときはホールドし、一方、
コンデンサＣ１２は図３（Ｅ）に示したように、コンデ
ンサＣ１１と反対に、１／２分周クロック信号ＣＫ／２
が低電位区間のときサンプリングをし、高電位区間の場
合ホールドする。このようにして、第１、第２のサンプ
ル／ホールドコンデンサＣ１１、Ｃ１２で１／２分周ク
ロック信号ＣＫ／２によりアナログ入力信号Ｖｉｎを互
いに反復してサンプル／ホールドさせたサンプル／ホー
ルド信号ＶＣ１、ＶＣ２は、第２のスイッチング部１３
で１／２分周クロック信号ＣＫ／２及びインバータゲー
ト１６を通って反転されたサンプル／ホールドクロック
信号ＣＫＢにより選択的にスイッチングされるが、１／
２分周クロック信号ＣＫ／２の高電位区間においては第
２のサンプル／ホールド信号ＶＣ２を選択し、低電位区
間においては第１のサンプル／ホールド信号ＶＣ１を選
択した後、反転サンプル／ホールドクロック信号ＣＫＢ
の低電位区間では前記１／２分周クロック信号ＣＫ／２
により選択した第１又は第２のサンプル／ホールド信号
ＶＣ１、ＶＣ２を選択出力し、反転サンプル／ホールド
クロック信号ＣＫＢの高電位区間では出力を遮断させる
。すなわち、図１に示したように、第２のスイッチング
部１３において、１／２分周クロック信号ＣＫ／２が低
電位で反転サンプル／ホールドクロック信号ＣＫＢが低
電位の場合、可動端子ｃ２が一方側固定端子ａ２に連結
され第１サンプル／ホールドコンデンサＣ１１によるサ
ンプル／ホールド信号ＶＣ１が出力バッファ１４に伝達
され、１／２分周クロック信号ＣＫ／２が低電位で反転
サンプル／ホールドクロック信号ＣＫＢが高電位の場合
、可動端子ｃ２は無信号端子ｄ２に連結され出力が遮断
される。かつ、１／２分周クロック信号ＣＫ／２が高電
位で反転サンプル／ホールドクロック信号ＣＫＢが低電
位の場合、可動端子ｃ２が他方側の固定端子ｂ２に連結
して第２のサンプル／ホールドコンデンサＣ１２による
サンプル／ホールド信号ＶＣ２は出力バッファ１４に出
力され、１／２分周クロック信号ＣＫ／２が高電位で反
転サンプル／ホールドクロック信号ＣＫＢが高電位の場
合、可動端子ｃ２は無信号端子ｄ２に連結して出力が遮
断される。すなわち、可動端子ｃ２は一方側固定端子ａ
２、無信号端子ｄ２、他方側固定端子ｂ２及び無信号端
子ｄ２を順次（ａ２→ｄ２→ｂ２→ｄ２→ａ２…）に選
択的に接続されてスイッチングするようになる。
サンプル／ホールド回路の作用を説明すると次のようで
ある。まず、図３（Ｂ）に示したようなサンプル／ホー
ルドクロック信号ＣＫが１／２分周器１５を通って図３
（Ａ）に示した、周波数が２分の１に分周された、つま
り、周期が２倍に変換された１／２分周クロック信号Ｃ
Ｋ／２が発生される。このとき、図３（Ｃ）に示したア
ナログ入力信号Ｖｉｎが入力バッファ部１１に入力する
と、第１のスイッチング部１２はこの１／２分周クロッ
ク信号ＣＫ／２が高電位区間のとき入力バッファ１１の
出力を第１のサンプル／ホールドコンデンサＣ１１に伝
達し、低電位区間の場合入力バッファ１１の出力を第２
のサンプル／ホールドコンデンサＣ１２に伝達し、これ
により、コンデンサＣ１１は図３（Ｄ）に示すように１
／２分周クロック信号ＣＫ／２が高電位区間のときサン
プリングをし、低電位区間のときはホールドし、一方、
コンデンサＣ１２は図３（Ｅ）に示したように、コンデ
ンサＣ１１と反対に、１／２分周クロック信号ＣＫ／２
が低電位区間のときサンプリングをし、高電位区間の場
合ホールドする。このようにして、第１、第２のサンプ
ル／ホールドコンデンサＣ１１、Ｃ１２で１／２分周ク
ロック信号ＣＫ／２によりアナログ入力信号Ｖｉｎを互
いに反復してサンプル／ホールドさせたサンプル／ホー
ルド信号ＶＣ１、ＶＣ２は、第２のスイッチング部１３
で１／２分周クロック信号ＣＫ／２及びインバータゲー
ト１６を通って反転されたサンプル／ホールドクロック
信号ＣＫＢにより選択的にスイッチングされるが、１／
２分周クロック信号ＣＫ／２の高電位区間においては第
２のサンプル／ホールド信号ＶＣ２を選択し、低電位区
間においては第１のサンプル／ホールド信号ＶＣ１を選
択した後、反転サンプル／ホールドクロック信号ＣＫＢ
の低電位区間では前記１／２分周クロック信号ＣＫ／２
により選択した第１又は第２のサンプル／ホールド信号
ＶＣ１、ＶＣ２を選択出力し、反転サンプル／ホールド
クロック信号ＣＫＢの高電位区間では出力を遮断させる
。すなわち、図１に示したように、第２のスイッチング
部１３において、１／２分周クロック信号ＣＫ／２が低
電位で反転サンプル／ホールドクロック信号ＣＫＢが低
電位の場合、可動端子ｃ２が一方側固定端子ａ２に連結
され第１サンプル／ホールドコンデンサＣ１１によるサ
ンプル／ホールド信号ＶＣ１が出力バッファ１４に伝達
され、１／２分周クロック信号ＣＫ／２が低電位で反転
サンプル／ホールドクロック信号ＣＫＢが高電位の場合
、可動端子ｃ２は無信号端子ｄ２に連結され出力が遮断
される。かつ、１／２分周クロック信号ＣＫ／２が高電
位で反転サンプル／ホールドクロック信号ＣＫＢが低電
位の場合、可動端子ｃ２が他方側の固定端子ｂ２に連結
して第２のサンプル／ホールドコンデンサＣ１２による
サンプル／ホールド信号ＶＣ２は出力バッファ１４に出
力され、１／２分周クロック信号ＣＫ／２が高電位で反
転サンプル／ホールドクロック信号ＣＫＢが高電位の場
合、可動端子ｃ２は無信号端子ｄ２に連結して出力が遮
断される。すなわち、可動端子ｃ２は一方側固定端子ａ
２、無信号端子ｄ２、他方側固定端子ｂ２及び無信号端
子ｄ２を順次（ａ２→ｄ２→ｂ２→ｄ２→ａ２…）に選
択的に接続されてスイッチングするようになる。
【００１１】一方、図２に示したように、入力信号Ｖｉ
ｎがカップリングコンデンサＣ１０を通ってトランジス
タＱ１、Ｑ２のベースに共通入力すると、トランジスタ
Ｑ１、Ｑ２のエミッタ側に緩衝増幅されるアナログ入力
信号Ｖｉｎがそのまま現われ、並列接続したコンデンサ
、抵抗Ｃ２０、Ｒ１、Ｃ３０、Ｒ２を各々通ってトラン
ジスタＱ３、Ｑ４のベースにロードされる。この場合、
１／２分周クロック信号ＣＫ／２の高電位区間ではトラ
ンジスタＱ６、Ｑ７がターンオンするので、トランジス
タＱ６のターンオンによりトランジスタＱ４のベースに
ロードする信号はバイパスされ、トランジスタＱ７のタ
ーンオンによりトランジスタＱ３のエミッタ側にはその
ベースにロードしたアナログ入力信号Ｖｉｎが出力して
第１のサンプル／ホールドコンデンサＣ１１がサンプリ
ングを行い、１／２分周クロック信号ＣＫ／２の低電位
区間においてはトランジスタＱ５、Ｑ８がターンオンす
るので第２のサンプル／ホールドコンデンサＣ１２がサ
ンプリングを行う。すなわち、１／２分周クロック信号
ＣＫ／２が高電位区間の場合第１のサンプル／ホールド
コンデンサＣ１１はサンプリングをし、第２のサンプル
／ホールドコンデンサＣ１２はサンプリングレベルをホ
ールドさせ、１／２分周クロック信号ＣＫ／２が低電位
区間の場合互いに反対の動作を行う。この場合、サンプ
ル／ホールドクロック信号ＣＫが低電位区間の反転サン
プル／ホールドクロック信号ＣＫＢが高電位区間におい
ては、トランジスタＱ１０、Ｑ１４がターンオンするた
めトランジスタＱ９、Ｑ１３はターンオフして前記サン
プル／ホールドコンデンサＣ１１、Ｃ１２の出力ＶＣ１
、ＶＣ２が遮断される。サンプル／ホールドクロック信
号ＣＫが高電位区間の反転サンプル／ホールドクロック
信号ＣＫＢが低電位区間においては、前記トランジスタ
Ｑ１０、Ｑ１４がターンオフ状態であるのでトランジス
タＱ１１、Ｑ１２のターンオン状態によりトランジスタ
Ｑ９、Ｑ１３のターンオン状態が決定され、サンプル／
ホールドコンデンサＣ１１、Ｃ１２の出力ＶＣ１、ＶＣ
２が選択される。反転サンプル／ホールドクロック信号
ＣＫＢが低電位区間でトランジスタＱ１０、Ｑ１４がタ
ーンオフされたとき、１／２分周クロック信号ＣＫ／２
が高電位区間であればトランジスタＱ１１がターンオン
するため、トランジスタＱ９はターンオンしてホールド
状態の第２のサンプル／ホールドコンデンサＣ１２の出
力ＶＣ２がトランジスタＱ９のエミッタに出力される。 その出力はダイオードＤ１によりトランジスタＱ１５の
ベースに現われ、トランジスタＱ１５のエミッタ側を通
って出力される。かつ、反転サンプル／ホールドクロッ
ク信号ＣＫＢが低電位区間でトランジスタＱ１０、Ｑ１
４がターンオフされたとき、１／２分周クロック信号Ｃ
Ｋ／２が低電位区間であればトランジスタＱ１２がター
ンオンするためトランジスタＱ１３はターンオンしてホ
ールド状態のサンプル／ホールドコンデンサＣ１１の出
力ＶＣ１がトランジスタＱ１３のエミッタに出力され、
その出力は、ダイオードＤ２によりトランジスタＱ１５
のベースに現われ、該トランジスタＱ１５のエミッタ側
を通って出力される。従って、出力バッファ部１４を通
って出力する出力信号Ｖｏは図３（Ｆ）に示したように
、サンプル／ホールドコンデンサＣ１１、Ｃ１２による
各ホールドレベルのみがサンプル／ホールドクロック信
号ＣＫの高電位区間で出力されるが、１／２分周クロッ
ク信号ＣＫ／２が高電位の場合サンプル／ホールドクロ
ック信号ＣＫが高電位であれば前記サンプル／ホールド
コンデンサＣ１２によるホールドレベルが出力信号Ｖｏ
に出力される。 １／２分周クロック信号ＣＫ／２が低電位の場合サンプ
ル／ホールドクロック信号ＣＫが高電位であれば前記サ
ンプル／ホールドコンデンサＣ１１によるホールドレベ
ルが出力信号Ｖｏに出力されるが、サンプル／ホールド
クロック信号ＣＫを１／２分周した１／２分周クロック
信号ＣＫ／２によりサンプル／ホールドコンデンサＣ１
１、Ｃ１２がサンプル／ホールドを行うため、元のサン
プル／ホールドクロック信号ＣＫによるサンプル／ホー
ルドの場合よりもサンプル／ホールド周期が２倍まで長
くなるので充分なサンプリング時間を有するようになる
。
ｎがカップリングコンデンサＣ１０を通ってトランジス
タＱ１、Ｑ２のベースに共通入力すると、トランジスタ
Ｑ１、Ｑ２のエミッタ側に緩衝増幅されるアナログ入力
信号Ｖｉｎがそのまま現われ、並列接続したコンデンサ
、抵抗Ｃ２０、Ｒ１、Ｃ３０、Ｒ２を各々通ってトラン
ジスタＱ３、Ｑ４のベースにロードされる。この場合、
１／２分周クロック信号ＣＫ／２の高電位区間ではトラ
ンジスタＱ６、Ｑ７がターンオンするので、トランジス
タＱ６のターンオンによりトランジスタＱ４のベースに
ロードする信号はバイパスされ、トランジスタＱ７のタ
ーンオンによりトランジスタＱ３のエミッタ側にはその
ベースにロードしたアナログ入力信号Ｖｉｎが出力して
第１のサンプル／ホールドコンデンサＣ１１がサンプリ
ングを行い、１／２分周クロック信号ＣＫ／２の低電位
区間においてはトランジスタＱ５、Ｑ８がターンオンす
るので第２のサンプル／ホールドコンデンサＣ１２がサ
ンプリングを行う。すなわち、１／２分周クロック信号
ＣＫ／２が高電位区間の場合第１のサンプル／ホールド
コンデンサＣ１１はサンプリングをし、第２のサンプル
／ホールドコンデンサＣ１２はサンプリングレベルをホ
ールドさせ、１／２分周クロック信号ＣＫ／２が低電位
区間の場合互いに反対の動作を行う。この場合、サンプ
ル／ホールドクロック信号ＣＫが低電位区間の反転サン
プル／ホールドクロック信号ＣＫＢが高電位区間におい
ては、トランジスタＱ１０、Ｑ１４がターンオンするた
めトランジスタＱ９、Ｑ１３はターンオフして前記サン
プル／ホールドコンデンサＣ１１、Ｃ１２の出力ＶＣ１
、ＶＣ２が遮断される。サンプル／ホールドクロック信
号ＣＫが高電位区間の反転サンプル／ホールドクロック
信号ＣＫＢが低電位区間においては、前記トランジスタ
Ｑ１０、Ｑ１４がターンオフ状態であるのでトランジス
タＱ１１、Ｑ１２のターンオン状態によりトランジスタ
Ｑ９、Ｑ１３のターンオン状態が決定され、サンプル／
ホールドコンデンサＣ１１、Ｃ１２の出力ＶＣ１、ＶＣ
２が選択される。反転サンプル／ホールドクロック信号
ＣＫＢが低電位区間でトランジスタＱ１０、Ｑ１４がタ
ーンオフされたとき、１／２分周クロック信号ＣＫ／２
が高電位区間であればトランジスタＱ１１がターンオン
するため、トランジスタＱ９はターンオンしてホールド
状態の第２のサンプル／ホールドコンデンサＣ１２の出
力ＶＣ２がトランジスタＱ９のエミッタに出力される。 その出力はダイオードＤ１によりトランジスタＱ１５の
ベースに現われ、トランジスタＱ１５のエミッタ側を通
って出力される。かつ、反転サンプル／ホールドクロッ
ク信号ＣＫＢが低電位区間でトランジスタＱ１０、Ｑ１
４がターンオフされたとき、１／２分周クロック信号Ｃ
Ｋ／２が低電位区間であればトランジスタＱ１２がター
ンオンするためトランジスタＱ１３はターンオンしてホ
ールド状態のサンプル／ホールドコンデンサＣ１１の出
力ＶＣ１がトランジスタＱ１３のエミッタに出力され、
その出力は、ダイオードＤ２によりトランジスタＱ１５
のベースに現われ、該トランジスタＱ１５のエミッタ側
を通って出力される。従って、出力バッファ部１４を通
って出力する出力信号Ｖｏは図３（Ｆ）に示したように
、サンプル／ホールドコンデンサＣ１１、Ｃ１２による
各ホールドレベルのみがサンプル／ホールドクロック信
号ＣＫの高電位区間で出力されるが、１／２分周クロッ
ク信号ＣＫ／２が高電位の場合サンプル／ホールドクロ
ック信号ＣＫが高電位であれば前記サンプル／ホールド
コンデンサＣ１２によるホールドレベルが出力信号Ｖｏ
に出力される。 １／２分周クロック信号ＣＫ／２が低電位の場合サンプ
ル／ホールドクロック信号ＣＫが高電位であれば前記サ
ンプル／ホールドコンデンサＣ１１によるホールドレベ
ルが出力信号Ｖｏに出力されるが、サンプル／ホールド
クロック信号ＣＫを１／２分周した１／２分周クロック
信号ＣＫ／２によりサンプル／ホールドコンデンサＣ１
１、Ｃ１２がサンプル／ホールドを行うため、元のサン
プル／ホールドクロック信号ＣＫによるサンプル／ホー
ルドの場合よりもサンプル／ホールド周期が２倍まで長
くなるので充分なサンプリング時間を有するようになる
。
【００１２】
【発明の効果】以上説明したように、本発明に係る広帯
域サンプル／ホールド回路においては、サンプル／ホー
ルドクロック信号の周波数を２分の１に分周した、すな
わち、周期を２倍にしたクロック信号により２つのサン
プル／ホールドコンデンサに各々サンプル／ホールドさ
せるようになっているため、充分なサンプリング時間を
有し高速動作においても広帯域のアナログ入力信号の変
化に忠実に追従しながら安定にサンプリングすることが
できる。よって、サンプル／ホールドコンデンサを適切
に選択し漏れ電流によるホールド値の減衰を防止して、
高解像度及び高速処理が要求されるシステムに適用し得
る効果がある。
域サンプル／ホールド回路においては、サンプル／ホー
ルドクロック信号の周波数を２分の１に分周した、すな
わち、周期を２倍にしたクロック信号により２つのサン
プル／ホールドコンデンサに各々サンプル／ホールドさ
せるようになっているため、充分なサンプリング時間を
有し高速動作においても広帯域のアナログ入力信号の変
化に忠実に追従しながら安定にサンプリングすることが
できる。よって、サンプル／ホールドコンデンサを適切
に選択し漏れ電流によるホールド値の減衰を防止して、
高解像度及び高速処理が要求されるシステムに適用し得
る効果がある。
【図１】本発明の一実施例のブロック回路図。
【図２】図１の詳細回路を示す実施例図で、（ａ）は入
力バッファと第１のスイッチング部の、（ｂ）は第２の
スイッチング部と出力バッファの回路図。
力バッファと第１のスイッチング部の、（ｂ）は第２の
スイッチング部と出力バッファの回路図。
【図３】本発明の動作説明用の信号波形図。
【図４】従来例のブロック回路図。
【図５】図４回路の動作説明用の信号波形図。
１、１１…入力バッファ
２、１４…出力バッファ
１２…第１のスイッチング部
１３…第２のスイッチング部
１５…１／２分周器
１６…インバータゲート
Ｖｉｎ…アナログ入力信号
Ｖｏｕｔ…サンプル／ホールド回路の出力信号ＣＫ…サ
ンプル／ホールドクロック信号ＣＫＢ…ＣＫの反転信号
ンプル／ホールドクロック信号ＣＫＢ…ＣＫの反転信号
Claims (5)
- 【請求項１】アナログ入力信号を、入力バッファを通し
てから、クロック信号により開閉駆動されるスイッチを
介して電圧保持コンデンサに印加してスイッチ開期間の
端子電圧を一定に保持させ、このコンデンサ端子電圧を
出力バッファを介して回路の出力信号として出力するサ
ンプル／ホールド回路において、２つの電圧保持コンデ
ンサＣ１１、Ｃ１２と、クロック信号ＣＫの周波数を２
分の１に分周した１／２分周クロック信号ＣＫ／２を作
成する１／２分周器１５と、クロック信号ＣＫの反転信
号ＣＫＢを作成するインバータゲート１６と、入力バッ
ファ１１を通過した後のアナログ入力信号Ｖｉｎの通路
を、上記１／２分周クロック信号ＣＫ／２により２通路
に分岐し、信号ＣＫ／２の高電位区間は入力信号Ｖｉｎ
を一方のコンデンサＣ１１に伝達し、このときコンデン
サＣ１２は電圧保持状態にあり、ＣＫ／２の低電位区間
は入力信号Ｖｉｎを他方のコンデンサＣ１２に伝達し、
このときコンデンサＣ１１は電圧保持状態にあるように
切換え制御する第１のスイッチング部１１と、上記両コ
ンデンサＣ１１、Ｃ１２の各端子電圧ＶＣ１、ＶＣ２を
各々入力側端子ａ２、ｂ２に受け、１／２分周クロック
信号ＣＫ／２と反転クロック信号ＣＫＢによりスイッチ
制御されて、信号ＣＫ／２により、各端子電圧ＶＣ１、
ＶＣ２のうちの電圧が一定に保持されている部分を選択
し、さらに信号ＣＫＢにより、この選択された定電圧部
分のうちの、ＣＫＢが所定のレベルの電位区間にある部
分を選択して出力側の共通端子ｃ２を介して出力する第
２のスイッチング部１３と、を備えて上記共通端子ｃ２
からの出力を出力バッファ１４を介して回路の出力信号
Ｖｏとして出力することを特徴とする広帯域サンプル／
ホールド回路。 - 【請求項２】請求項１記載の入力バッファ１１は、アナ
ログ入力信号Ｖｉｎ端子がカップリングコンデンサＣ１
０を通ってトランジスタＱ１、Ｑ２のベースに各々接続
され、Ｑ１、Ｑ２のコレクタは各々電源電圧ＶＣＣ端子
に、エミッタは各々電流源Ｉ１、Ｉ２を通って負電源電
圧ＶＥＥ端子に接続されると共に各並列接続されたコン
デンサ、抵抗Ｃ２０とＲ１、Ｃ３０とＲ２を通ってトラ
ンジスタＱ３、Ｑ４のベースに接続され、このＱ３、Ｑ
４のコレクタは各々電源電圧ＶＣＣ端子に、エミッタは
各々電圧保持コンデンサＣ１１、Ｃ１２に接続され、こ
のＱ３、Ｑ４の各ベース及び各エミッタが第１のスイッ
チング部１２の制御を受けるように構成されていること
を特徴とする広帯域サンプル／ホールド回路。 - 【請求項３】請求項１記載の第１のスイッチング部１２
は、１／２分周クロック信号ＣＫ／２、その反転信号Ｃ
ＫＢ／２がトランジスタＱ７、Ｑ８のベースに接続する
と共に、Ｑ７、Ｑ８のベースは各々抵抗Ｒ４、Ｒ３を通
ってトランジスタＱ６、Ｑ５のベースに接続され、各ト
ランジスタＱ５とＱ６、及びＱ７とＱ８の各共通エミッ
タが抵抗Ｒ５、Ｒ６を通って負電源電圧ＶＥＥ端子に接
続され、Ｑ５、Ｑ６のコレクタは各々Ｑ３、Ｑ４のベー
スに、Ｑ７、Ｑ８のコレクタは各々Ｑ３、Ｑ４のエミッ
タに接続されるように構成されていることを特徴とする
広帯域サンプル／ホールド回路。 - 【請求項４】請求項１記載の第２のスイッチング部１３
は、トランジスタＱ１３、Ｑ９のベースに各々電圧保持
コンデンサＣ１１、Ｃ１２の端子電圧ＶＣ１、ＶＣ２を
取り込み、反転クロック信号ＣＫＢ端子がトランジスタ
Ｑ１０、Ｑ１４のベースに接続され、１／２分周信号Ｃ
Ｋ／２がトランジスタＱ１１のベースに、反転１／２分
周信号ＣＫＢ／２がトランジスタＱ１２のベースに接続
され、Ｑ１１、Ｑ１２のエミッタが共通に電流源Ｉ３を
通って負電源電圧ＶＥＥ端子に接続され、Ｑ１１のコレ
クタはＱ９、Ｑ１０の共通エミッタに、Ｑ１２のコレク
タはＱ１３、Ｑ１４の共通エミッタに接続され、Ｑ９、
Ｑ１０、Ｑ１３、Ｑ１４のコレクタは電源電圧ＶＣＣ端
子に接続され、さらに、Ｑ１１のコレクタがダイオード
Ｄ１のカソードに、Ｑ１２のコレクタがダイオードＤ２
のカソードに接続され、電源電圧ＶＣＣの印加した電流
源Ｉ４がＤ１、Ｄ２のアノードに共通接続されると共に
その接続点を通して出力バッファ１４側に信号が出力さ
れるように構成されたことを特徴とする広帯域サンプル
／ホールド回路。 - 【請求項５】請求項１記載の出力バッファ１４は、トラ
ンジスタＱ１５のベースに第２のスイッチング部１３か
らの出力信号を取り込み、そのコレクタは電源電圧ＶＣ
Ｃ端子に、エミッタは電流源Ｉ５を介して負電源電圧Ｖ
ＥＥ端子に接続され、このエミッタからの信号をサンプ
ル／ホールド回路の出力信号Ｖｏとして出力するように
構成されたことを特徴とする広帯域サンプル／ホールド
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900016289A KR930004268B1 (ko) | 1990-10-15 | 1990-10-15 | 광대역 샘플/홀드회로 |
| KR1990-16289 | 1990-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258897A true JPH04258897A (ja) | 1992-09-14 |
| JPH0748313B2 JPH0748313B2 (ja) | 1995-05-24 |
Family
ID=19304639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3266293A Expired - Lifetime JPH0748313B2 (ja) | 1990-10-15 | 1991-10-15 | 広帯域サンプル／ホールド回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5391936A (ja) |
| JP (1) | JPH0748313B2 (ja) |
| KR (1) | KR930004268B1 (ja) |
| DE (1) | DE4134123C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532629A (en) * | 1994-08-04 | 1996-07-02 | Texas Instruments Incorporated | Bipolar track and hold circuit |
| US5689201A (en) * | 1995-08-08 | 1997-11-18 | Oregon State University | Track-and-hold circuit utilizing a negative of the input signal for tracking |
| DE29714397U1 (de) * | 1997-08-12 | 1997-10-16 | Wittig, Erich, 71032 Böblingen | Schaltung für die Speicherung des Verlaufes eines Analogsignales zur Anzeige auf einem Digital-Bildschirm |
| US6529049B2 (en) * | 2001-05-10 | 2003-03-04 | National Semiconductor Corporation | Pre-charged sample and hold |
| US8248289B2 (en) | 2010-08-25 | 2012-08-21 | Texas Instruments Incorporated | Power and area efficient interleaved ADC |
| US10444778B2 (en) * | 2016-08-09 | 2019-10-15 | Nxp Usa, Inc. | Voltage regulator |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125754A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Sample hold circuit |
| JPS6140800U (ja) * | 1984-08-15 | 1986-03-14 | パイオニア株式会社 | サンプル・ホ−ルド回路 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3226650A (en) * | 1964-03-09 | 1965-12-28 | Thomas E Higbie | Video pulse amplitude detector for airborne radar systems |
| US4370572A (en) * | 1980-01-17 | 1983-01-25 | Trw Inc. | Differential sample-and-hold circuit |
| US4373141A (en) * | 1981-01-22 | 1983-02-08 | E-Systems, Inc. | Fast updating peak detector circuit |
| JPH0654961B2 (ja) * | 1985-04-10 | 1994-07-20 | 松下電器産業株式会社 | サンプルホ−ルド回路 |
| DE3922068A1 (de) * | 1989-07-05 | 1991-01-17 | Thomson Brandt Gmbh | Abtast- und halteglied |
-
1990
- 1990-10-15 KR KR1019900016289A patent/KR930004268B1/ko not_active Expired - Fee Related
-
1991
- 1991-10-15 DE DE4134123A patent/DE4134123C2/de not_active Expired - Lifetime
- 1991-10-15 JP JP3266293A patent/JPH0748313B2/ja not_active Expired - Lifetime
-
1993
- 1993-08-17 US US08/107,465 patent/US5391936A/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125754A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Sample hold circuit |
| JPS6140800U (ja) * | 1984-08-15 | 1986-03-14 | パイオニア株式会社 | サンプル・ホ−ルド回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002288991A (ja) * | 2001-03-27 | 2002-10-04 | Shimada Phys & Chem Ind Co Ltd | 自動サンプルホールド装置及びパルス変調高周波信号発生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920009077A (ko) | 1992-05-28 |
| DE4134123A1 (de) | 1992-04-16 |
| KR930004268B1 (ko) | 1993-05-22 |
| US5391936A (en) | 1995-02-21 |
| DE4134123C2 (de) | 1994-06-30 |
| JPH0748313B2 (ja) | 1995-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0456231B1 (en) | Programmable delay circuit | |
| EP0688100B1 (en) | High speed comparator having two differential amplifier stages and latch stage | |
| EP0851434B1 (en) | Sample hold circuit and semiconductor device having the same | |
| CA1303690C (en) | High frequency ecl voltage controlled ring oscillator | |
| US4518921A (en) | Track and hold circuit | |
| US3659117A (en) | Track and hold apparatus | |
| JPH04258897A (ja) | 広帯域サンプル／ホールド回路 | |
| US4410855A (en) | Electronic analog switching device | |
| US5359241A (en) | ECL circuit | |
| US5467035A (en) | Sample-and-hold circuit | |
| JPH0554689A (ja) | サンプルホールド回路およびバツフア回路およびそれらを用いたサンプルホールド装置 | |
| IE903582A1 (en) | Ecl-ttl signal level converter | |
| US4855688A (en) | Multiple reference frequency generator | |
| US3671783A (en) | Sample and hold circuit | |
| US3526785A (en) | Sampling amplifier having facilities for amplitude-to-time conversion | |
| JP3063657B2 (ja) | サンプルホールド回路 | |
| US3515904A (en) | Electronic circuits utilizing emitter-coupled transistors | |
| US5498982A (en) | High speed comparator with a precise sampling instant | |
| US3424922A (en) | Transistor switch | |
| JPH0452994B2 (ja) | ||
| JP2541010B2 (ja) | サンプルホ―ルド回路 | |
| JP2570877B2 (ja) | スイッチ付クランプ回路 | |
| EP0508637A2 (en) | Analog-to-digital converter latch circuit | |
| JPH09128989A (ja) | サンプルアンドホールド回路 | |
| JP3073619B2 (ja) | サンプルホールド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 17 |