JPH0654961B2 - サンプルホ−ルド回路 - Google Patents
サンプルホ−ルド回路Info
- Publication number
- JPH0654961B2 JPH0654961B2 JP60075602A JP7560285A JPH0654961B2 JP H0654961 B2 JPH0654961 B2 JP H0654961B2 JP 60075602 A JP60075602 A JP 60075602A JP 7560285 A JP7560285 A JP 7560285A JP H0654961 B2 JPH0654961 B2 JP H0654961B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- sample
- switching element
- circuit
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョン受像機の液晶パネル駆動回路な
どに使用できるサンプルホールド回路に関するものであ
る。
どに使用できるサンプルホールド回路に関するものであ
る。
従来の技術 近年、液晶パネルを表示素子とした液晶テレビジョン受
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。
像機が開発されている。この液晶テレビジョン受像機の
動作の概要についてまず説明する。
第４図に液晶テレビジョン受像機の一般的な構成を示
す。放送局から送られたテレビ信号はアンテナ１で受信
され、チューナ２で周波数変換され中間周波数となる。
中間周波数に変換されたテレビ信号は、信号処理回路部
３で増幅，検波され音声信号と映像信号とが得られる。
音声信号は音声出力回路４を経てスピーカー５に出力さ
れる。映像信号はクロマ部６に印加される。クロマ部６
にはクロマ処理部とクロマ出力部とがあり、映像信号は
クロマ処理部でＲ，Ｇ，Ｂ信号に復調され、その後クロ
マ出力部で１フィールド毎に極性を反転させられた信号
に変換され、ＹドライバーＩＣ９に加えられる。Ｙドラ
イバーＩＣ９に加えられた映像信号は、サンプルホール
ドされてアクティブマトリクス液晶パネル８のソースラ
インに印加される。また映像信号は制御部７に加えら
れ、ここで各種制御パルスが得られ、ＸドライバーＩＣ
１０、及びＹドライバーＩＣ９の制御信号入力端子に印
加される。ＸドライバーＩＣ１０は、たて方向の走査を
行なうためのものであり、この出力はアクティブマトリ
クス液晶パネル８のゲートラインに加えられる。Ｘドラ
イバーＩＣ１０からのたて方向走査パルスとＹドライバ
ーＩＣ９からの映像信号とによって、アクティブマトリ
クス液晶パネル８上にテレビ画像が得られる。
す。放送局から送られたテレビ信号はアンテナ１で受信
され、チューナ２で周波数変換され中間周波数となる。
中間周波数に変換されたテレビ信号は、信号処理回路部
３で増幅，検波され音声信号と映像信号とが得られる。
音声信号は音声出力回路４を経てスピーカー５に出力さ
れる。映像信号はクロマ部６に印加される。クロマ部６
にはクロマ処理部とクロマ出力部とがあり、映像信号は
クロマ処理部でＲ，Ｇ，Ｂ信号に復調され、その後クロ
マ出力部で１フィールド毎に極性を反転させられた信号
に変換され、ＹドライバーＩＣ９に加えられる。Ｙドラ
イバーＩＣ９に加えられた映像信号は、サンプルホール
ドされてアクティブマトリクス液晶パネル８のソースラ
インに印加される。また映像信号は制御部７に加えら
れ、ここで各種制御パルスが得られ、ＸドライバーＩＣ
１０、及びＹドライバーＩＣ９の制御信号入力端子に印
加される。ＸドライバーＩＣ１０は、たて方向の走査を
行なうためのものであり、この出力はアクティブマトリ
クス液晶パネル８のゲートラインに加えられる。Ｘドラ
イバーＩＣ１０からのたて方向走査パルスとＹドライバ
ーＩＣ９からの映像信号とによって、アクティブマトリ
クス液晶パネル８上にテレビ画像が得られる。
次に、第４図に示すＹドライバーＩＣ９の動作の概要に
ついて説明する。第５図にＹドライバーＩＣの構成の一
例を示す。クロマ部からのＲ，Ｇ，Ｂ信号はＲ，Ｇ，Ｂ
端子に加えられ、アナログマルチプレクサ１１により１
水平周期毎に切り換えられ３本の映像信号ライン１２に
導かれる。アナログマルチプレクサ１１は、液晶パネル
のＲ，Ｇ，Ｂ絵素配列に応じた切換動作を行なう。１３
はシフトレジスタであり、クロックφＹとスタートパル
スＳを入力とし、サンプリングパルスＱ１，Ｑ２，…を
順次出力する。１４はサンプルホールド回路及びオペア
ンプであり、映像信号ライン１２の映像信号をシフトレ
ジスタからのサンプリングパルスＱ１，Ｑ２，……によ
ってサンプリングし、外部から加えられるＧ１，Ｇ２パ
ルスによってホールド動作を行なうものである。サンプ
ルホールド回路及びオペアンプ１４の出力はＹドライバ
ーＩＣの出力端子Ｙ01，Ｙ02，……に接続されており、
この出力端子Ｙ01，Ｙ02，……はアクティブマトリクス
液晶パネルのソースラインに接続されている。
ついて説明する。第５図にＹドライバーＩＣの構成の一
例を示す。クロマ部からのＲ，Ｇ，Ｂ信号はＲ，Ｇ，Ｂ
端子に加えられ、アナログマルチプレクサ１１により１
水平周期毎に切り換えられ３本の映像信号ライン１２に
導かれる。アナログマルチプレクサ１１は、液晶パネル
のＲ，Ｇ，Ｂ絵素配列に応じた切換動作を行なう。１３
はシフトレジスタであり、クロックφＹとスタートパル
スＳを入力とし、サンプリングパルスＱ１，Ｑ２，…を
順次出力する。１４はサンプルホールド回路及びオペア
ンプであり、映像信号ライン１２の映像信号をシフトレ
ジスタからのサンプリングパルスＱ１，Ｑ２，……によ
ってサンプリングし、外部から加えられるＧ１，Ｇ２パ
ルスによってホールド動作を行なうものである。サンプ
ルホールド回路及びオペアンプ１４の出力はＹドライバ
ーＩＣの出力端子Ｙ01，Ｙ02，……に接続されており、
この出力端子Ｙ01，Ｙ02，……はアクティブマトリクス
液晶パネルのソースラインに接続されている。
第５図におけるサンプルホールド回路及びオペアンプ１
４の１つの回路（ｎ番目）を第６図に示す。第６図にお
いて１５は映像信号ラインを示す。１６〜２０はスイッ
チング回路であり、それぞれ矢印で示す記号のパルスが
ハイレベルのときオン，ローレベルのときオフとなる動
作をするものとする。１６は映像信号サンプリング用の
スイッチング回路であり、その出力は２つの入力スイッ
チング回路１７，１８に加えられ、入力スイッチング回
路の出力端子にホールドコンデンサ２２，２３が接続さ
れ、ホールドコンデンサの出力端子に出力スイッチング
回路１９，２０が接続され、２つの出力スイッチング回
路の出力端子同士が結合され入力容量２４を有するオペ
アンプ２１の入力端子に接続され、オペアンプの出力が
ＹドライバーＩＣの出力Ｙ0nとなり液晶パネルのソース
ラインに接続されている。
４の１つの回路（ｎ番目）を第６図に示す。第６図にお
いて１５は映像信号ラインを示す。１６〜２０はスイッ
チング回路であり、それぞれ矢印で示す記号のパルスが
ハイレベルのときオン，ローレベルのときオフとなる動
作をするものとする。１６は映像信号サンプリング用の
スイッチング回路であり、その出力は２つの入力スイッ
チング回路１７，１８に加えられ、入力スイッチング回
路の出力端子にホールドコンデンサ２２，２３が接続さ
れ、ホールドコンデンサの出力端子に出力スイッチング
回路１９，２０が接続され、２つの出力スイッチング回
路の出力端子同士が結合され入力容量２４を有するオペ
アンプ２１の入力端子に接続され、オペアンプの出力が
ＹドライバーＩＣの出力Ｙ0nとなり液晶パネルのソース
ラインに接続されている。
以上のように構成されたサンプルホールド回路につい
て、以下その動作を説明する。
て、以下その動作を説明する。
第６図に示すサンプルホールド回路及びオペアンプの各
部の波形を第７図に示す。第７図において、Ｖは映像信
号ライン１５に加えられた映像信号であり、１水平周期
を１Ｈで表わしてある。（以下１水平周期を１Ｈと略
す。）Ｇ１，Ｇ２はサンプルホールドのスイッチング回
路１７〜２０に加えられる制御パルスであり、Ｇ１，Ｇ
２とも周期は２Ｈであり位相は互いにπだけずれてい
る。また、サンプルホールド動作を確実に行なうため
に、Ｇ１，Ｇ２の両方ともがオフである期間ｔを設けて
いる。Ｇ１，Ｇ２の一方がオンとなっている期間を
ｔ１，ｔ２，…で示してある。Ｑｎはシフトレジスタ１
３のｎ番目出力パルスであり、スイッチング回路１６を
開閉する映像信号サンプリングパルスである。Ｖna，Ｖ
nbはそれぞれホールドコンデンサ２２，２３にかかる電
圧波形であり、Ｙ0nはＹドライバーＩＣのｎ番目出力波
形である。ｔ１の期間はＧ２がオンでＧ１がオフである
からホールドコンデンサ２２の情報ＶnaがＹドライバー
ＩＣの出力Ｙ0nに伝えられるとともに、ホールドコンデ
ンサ２３にはＱｎのサンプリングパルスによって映像情
報Ｖnbがサンプリングされる。次にｔ２の期間は、Ｇ１
がオンＧ２がオフであるから、ｔ１期間にサンプリング
されたＶnbの情報がＹドライバーＩＣの出力Ｙ0nに伝え
られるとともにホールドコンデンサ２２にはＱｎのサン
プリングパルスによって映像情報Ｖnaがサンプリングさ
れる。以下、ｔ３，ｔ４，…の期間はそれぞれｔ１，ｔ
２の期間と同様の動作を繰り返す。
部の波形を第７図に示す。第７図において、Ｖは映像信
号ライン１５に加えられた映像信号であり、１水平周期
を１Ｈで表わしてある。（以下１水平周期を１Ｈと略
す。）Ｇ１，Ｇ２はサンプルホールドのスイッチング回
路１７〜２０に加えられる制御パルスであり、Ｇ１，Ｇ
２とも周期は２Ｈであり位相は互いにπだけずれてい
る。また、サンプルホールド動作を確実に行なうため
に、Ｇ１，Ｇ２の両方ともがオフである期間ｔを設けて
いる。Ｇ１，Ｇ２の一方がオンとなっている期間を
ｔ１，ｔ２，…で示してある。Ｑｎはシフトレジスタ１
３のｎ番目出力パルスであり、スイッチング回路１６を
開閉する映像信号サンプリングパルスである。Ｖna，Ｖ
nbはそれぞれホールドコンデンサ２２，２３にかかる電
圧波形であり、Ｙ0nはＹドライバーＩＣのｎ番目出力波
形である。ｔ１の期間はＧ２がオンでＧ１がオフである
からホールドコンデンサ２２の情報ＶnaがＹドライバー
ＩＣの出力Ｙ0nに伝えられるとともに、ホールドコンデ
ンサ２３にはＱｎのサンプリングパルスによって映像情
報Ｖnbがサンプリングされる。次にｔ２の期間は、Ｇ１
がオンＧ２がオフであるから、ｔ１期間にサンプリング
されたＶnbの情報がＹドライバーＩＣの出力Ｙ0nに伝え
られるとともにホールドコンデンサ２２にはＱｎのサン
プリングパルスによって映像情報Ｖnaがサンプリングさ
れる。以下、ｔ３，ｔ４，…の期間はそれぞれｔ１，ｔ
２の期間と同様の動作を繰り返す。
発明が解決しようとする問題点 しかしながら上記のような構成では、次のような問題点
があった。すなわち、オペアンプ２１の入力側には通常
入力容量２４が存在し、特にオペアンプをＣＭＯＳで構
成した場合には入力容量の値としてかなり大きなものと
なる。ホールドコンデンサ２２，２３の値に比べてオペ
アンプ２１の入力容量２４の値は一般には無視できない
程度の大きさであるため、出力側スイッチング回路１
９，２０がオンしたときに、ＹドライバーＩＣの出力Ｙ
0nにはホールドコンデンサ２２，２３にホールドされて
いた電圧が、オペアンプ２１の入力容量２４に蓄えられ
ていた１Ｈ前の電荷の影響を受けてしまい、入力された
電圧を忠実に出力することができなくなる。第７図の例
では、ｔ２の期間のＹ0nの値は一点鎖線で示すようにｔ
３期間と同じレベルの電圧となるべきところが、ｔ１期
間のオペアンプ入力電圧の影響により、高い方にシフト
された出力電圧となってしまう。以上の動作はサンプル
ホールド回路が２系統の場合で説明したが、サンプルホ
ールド回路が１系統の場合でも同様である。従って、第
６図に示すような従来のサンプルホールド回路及びオペ
アンプを例えば液晶テレビに使用した場合に、同一の輝
度であるところに輝度変化を生じてしまうという問題点
を有していた。
があった。すなわち、オペアンプ２１の入力側には通常
入力容量２４が存在し、特にオペアンプをＣＭＯＳで構
成した場合には入力容量の値としてかなり大きなものと
なる。ホールドコンデンサ２２，２３の値に比べてオペ
アンプ２１の入力容量２４の値は一般には無視できない
程度の大きさであるため、出力側スイッチング回路１
９，２０がオンしたときに、ＹドライバーＩＣの出力Ｙ
0nにはホールドコンデンサ２２，２３にホールドされて
いた電圧が、オペアンプ２１の入力容量２４に蓄えられ
ていた１Ｈ前の電荷の影響を受けてしまい、入力された
電圧を忠実に出力することができなくなる。第７図の例
では、ｔ２の期間のＹ0nの値は一点鎖線で示すようにｔ
３期間と同じレベルの電圧となるべきところが、ｔ１期
間のオペアンプ入力電圧の影響により、高い方にシフト
された出力電圧となってしまう。以上の動作はサンプル
ホールド回路が２系統の場合で説明したが、サンプルホ
ールド回路が１系統の場合でも同様である。従って、第
６図に示すような従来のサンプルホールド回路及びオペ
アンプを例えば液晶テレビに使用した場合に、同一の輝
度であるところに輝度変化を生じてしまうという問題点
を有していた。
本発明は上記問題点に鑑み、出力側に容量成分がある場
合でも、その容量成分の悪影響を無くすることのできる
サンプルホールド回路を提供するものである。
合でも、その容量成分の悪影響を無くすることのできる
サンプルホールド回路を提供するものである。
問題点を解決するための手段 上記問題点を解決するために、本発明のサンプルホール
ド回路は、出力回路側、すなわち次段増幅回路の入力側
と基準電位間に、出力用スイッチング素子が導通する直
前に導通するスイッチング素子を新たに設けたものであ
る。
ド回路は、出力回路側、すなわち次段増幅回路の入力側
と基準電位間に、出力用スイッチング素子が導通する直
前に導通するスイッチング素子を新たに設けたものであ
る。
作用 本発明は上記した構成によって、ホールドコンデンサか
らの出力が加えられる直前に、それ以前に蓄積されてい
た増幅回路の入力容量成分の電荷を放電させ、基準電位
にもどすことができるため、以前の出力信号の値にかか
わらず、次回のホールド電圧を正確に出力できるもので
ある。
らの出力が加えられる直前に、それ以前に蓄積されてい
た増幅回路の入力容量成分の電荷を放電させ、基準電位
にもどすことができるため、以前の出力信号の値にかか
わらず、次回のホールド電圧を正確に出力できるもので
ある。
実施例 以下本発明の一実施例のサンプルホールド回路につい
て、図面を参照しながら説明する。
て、図面を参照しながら説明する。
第１図は本発明の実施例におけるサンプルホールド回路
の構成を示すものである。第１図において、１５〜２４
は従来例を示す第６図と同一のものを表わす。本発明で
は、Ｐパルスによってオン，オフするスイッチング回路
２５をサンプルホールド回路の出力側と基準電位間に新
たに設けている。
の構成を示すものである。第１図において、１５〜２４
は従来例を示す第６図と同一のものを表わす。本発明で
は、Ｐパルスによってオン，オフするスイッチング回路
２５をサンプルホールド回路の出力側と基準電位間に新
たに設けている。
以上のように構成されたサンプルホールド回路につい
て、以下第１図及び第２図を用いてその動作を説明す
る。
て、以下第１図及び第２図を用いてその動作を説明す
る。
第２図は、第１図のサンプルホールド回路各部の波形を
示すもので、Ｇ１又はＧ２がオンする直前にオンとなる
Ｐパルスを新たに設け、増幅回路の入力容量成分２４に
蓄えられた電荷を放電させている。すなわち、Ｙドライ
バーＩＣの出力Ｙ0nは、Ｐパルスがオンとなった時点で
基準電位にもどされるため、１Ｈ前のホールド電圧の影
響を受けることなく、常にサンプリングした映像信号に
比例した電圧となる。したがって第７図に示すように、
ｔ２の期間とｔ３の期間のＹ0nの値に段差がつかず、同
じレベルの電圧となる。
示すもので、Ｇ１又はＧ２がオンする直前にオンとなる
Ｐパルスを新たに設け、増幅回路の入力容量成分２４に
蓄えられた電荷を放電させている。すなわち、Ｙドライ
バーＩＣの出力Ｙ0nは、Ｐパルスがオンとなった時点で
基準電位にもどされるため、１Ｈ前のホールド電圧の影
響を受けることなく、常にサンプリングした映像信号に
比例した電圧となる。したがって第７図に示すように、
ｔ２の期間とｔ３の期間のＹ0nの値に段差がつかず、同
じレベルの電圧となる。
以上のように、本実施例によれば、サンプルホールド回
路の出力回路側、すなわち次段増幅回路の入力側と基準
電位間に、出力用スイッチング素子が導通する直前に導
通するスイッチング素子を設けることにより、上記出力
用スイッチング素子の次段の増幅回路の入力容量部に蓄
えられていた、１Ｈ前の映像信号レベルの影響を受ける
ことなく、常に入力映像信号に忠実な電圧を出力するサ
ンプルホールド回路が実現できることになる。
路の出力回路側、すなわち次段増幅回路の入力側と基準
電位間に、出力用スイッチング素子が導通する直前に導
通するスイッチング素子を設けることにより、上記出力
用スイッチング素子の次段の増幅回路の入力容量部に蓄
えられていた、１Ｈ前の映像信号レベルの影響を受ける
ことなく、常に入力映像信号に忠実な電圧を出力するサ
ンプルホールド回路が実現できることになる。
本発明の具体例を第３図に示す。ここでは、各スイッチ
ング素子をｐチャネルＭＯＳとｎチャネルＭＯＳの並列
回路で構成している。
ング素子をｐチャネルＭＯＳとｎチャネルＭＯＳの並列
回路で構成している。
はそれぞれＱｎ，Ｇ１，Ｇ２，Ｐの極性反転パルスを表
わす。２１のオペアンプをアルミゲートＣＭＯＳで構成
した場合、その入力容量２４は０．４〜１ＰＦ程度にな
る。一方ホールド用コンデンサ２２，２３の値は数ＰＦ
程度であるので、スイッチング素子２５が無いと１Ｈ前
の映像信号レベルの影響を１０〜２０％程度受けてしま
うことになる。
わす。２１のオペアンプをアルミゲートＣＭＯＳで構成
した場合、その入力容量２４は０．４〜１ＰＦ程度にな
る。一方ホールド用コンデンサ２２，２３の値は数ＰＦ
程度であるので、スイッチング素子２５が無いと１Ｈ前
の映像信号レベルの影響を１０〜２０％程度受けてしま
うことになる。
以上の説明は、サンプルホールド回路が２系統の場合で
あったが、１系統の場合も同様である。また、本実施例
を液晶テレビに使用すれば、非常に有効なものとなる。
あったが、１系統の場合も同様である。また、本実施例
を液晶テレビに使用すれば、非常に有効なものとなる。
発明の効果 以上のように本発明によれば、サンプルホールド回路の
出力回路側、すなわち次段増幅回路の入力側と基準電位
間に出力用スイッチング素子が導通する直前に導通する
スイッチング素子を設けたことにより上記出力用スイッ
チング素子の次段の増幅回路の入力容量部に蓄えられて
いた、１Ｈ前の映像信号レベルの影響を受けることな
く、常に入力映像信号に忠実な電圧を出力するサンプル
ホールド回路を実現することができる。
出力回路側、すなわち次段増幅回路の入力側と基準電位
間に出力用スイッチング素子が導通する直前に導通する
スイッチング素子を設けたことにより上記出力用スイッ
チング素子の次段の増幅回路の入力容量部に蓄えられて
いた、１Ｈ前の映像信号レベルの影響を受けることな
く、常に入力映像信号に忠実な電圧を出力するサンプル
ホールド回路を実現することができる。
第１図は本発明の実施例におけるサンプルホールド回路
の回路図、第２図は第１図の回路の各部の波形を示す波
形図、第３図はその具体例を示す回路図、第４図は液晶
テレビジョン受像機の一般的な構成を示すブロック図、
第５図はＹドライバーＩＣの構成の一例を示すブロック
図、第６図はサンプルホールド回路の従来例の回路図、
第７図はその回路の各部の波形を示す波形図である。 １５……映像信号ライン、１６〜２０……スイッチング
回路、２１……オペアンプ、２２，２３……ホールドコ
ンデンサ、２４……容量成分、２５……スイッチング回
路。
の回路図、第２図は第１図の回路の各部の波形を示す波
形図、第３図はその具体例を示す回路図、第４図は液晶
テレビジョン受像機の一般的な構成を示すブロック図、
第５図はＹドライバーＩＣの構成の一例を示すブロック
図、第６図はサンプルホールド回路の従来例の回路図、
第７図はその回路の各部の波形を示す波形図である。 １５……映像信号ライン、１６〜２０……スイッチング
回路、２１……オペアンプ、２２，２３……ホールドコ
ンデンサ、２４……容量成分、２５……スイッチング回
路。
Claims (3)
- 【請求項１】入力用スイッチング素子の出力端子と基準
電位間にホールドコンデンサが接続され、ホールドコン
デンサの出力端子に出力用スイッチング素子が接続さ
れ、出力用スイッチング素子の出力側に増幅回路の入力
容量成分が存在しており、上記出力用スイッチング素子
の出力端子と基準電位間に出力用スイッチング素子が導
通する直前に導通するスイッチング素子が設けられたこ
とを特徴とするサンプルホールド回路。 - 【請求項２】入力用スイッチング素子とホールドコンデ
ンサと出力用スイッチング素子のペアが２組設けられ、
それが交互にスイッチングされるようにされていること
を特徴とする特許請求の範囲第１項記載のサンプルホー
ルド回路。 - 【請求項３】ホールドコンデンサが映像信号をサンプル
ホールドするものであって、スイッチング素子が１水平
周期でスイッチングされるものであることを特徴とする
特許請求の範囲第１項記載のサンプルホールド回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075602A JPH0654961B2 (ja) | 1985-04-10 | 1985-04-10 | サンプルホ−ルド回路 |
| EP86302684A EP0200402B1 (en) | 1985-04-10 | 1986-04-10 | Sample and hold circuit |
| DE8686302684T DE3680816D1 (de) | 1985-04-10 | 1986-04-10 | Abtast- und haltestromkreis. |
| US07/111,093 US4823027A (en) | 1985-04-10 | 1987-10-19 | Sample and hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60075602A JPH0654961B2 (ja) | 1985-04-10 | 1985-04-10 | サンプルホ−ルド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61234674A JPS61234674A (ja) | 1986-10-18 |
| JPH0654961B2 true JPH0654961B2 (ja) | 1994-07-20 |
Family
ID=13580915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60075602A Expired - Lifetime JPH0654961B2 (ja) | 1985-04-10 | 1985-04-10 | サンプルホ−ルド回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4823027A (ja) |
| EP (1) | EP0200402B1 (ja) |
| JP (1) | JPH0654961B2 (ja) |
| DE (1) | DE3680816D1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0289438A (ja) * | 1988-09-27 | 1990-03-29 | Toshiba Corp | サンプリング回路 |
| JP2576606B2 (ja) * | 1988-10-13 | 1997-01-29 | 日本電気株式会社 | 出力ドライバ回路 |
| US4987321A (en) * | 1989-09-25 | 1991-01-22 | Eastman Kodak Company | Processing circuit for image sensor |
| US5162670A (en) * | 1990-01-26 | 1992-11-10 | Kabushiki Kaisha Toshiba | Sample-and-hold circuit device |
| US5111072A (en) * | 1990-08-29 | 1992-05-05 | Ncr Corporation | Sample-and-hold switch with low on resistance and reduced charge injection |
| FR2667188A1 (fr) * | 1990-09-21 | 1992-03-27 | Senn Patrice | Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide. |
| KR930004268B1 (ko) * | 1990-10-15 | 1993-05-22 | 금성일렉트론 주식회사 | 광대역 샘플/홀드회로 |
| JPH04179996A (ja) * | 1990-11-15 | 1992-06-26 | Toshiba Corp | サンプルホールド回路およびこれを用いた液晶ディスプレイ装置 |
| JP2833289B2 (ja) * | 1991-10-01 | 1998-12-09 | 日本電気株式会社 | アナログスイッチ |
| JP3067059B2 (ja) * | 1992-07-09 | 2000-07-17 | シャープ株式会社 | サンプルホールド回路 |
| JP2558586B2 (ja) * | 1993-01-11 | 1996-11-27 | キャスコ株式会社 | ゴルフボール |
| US5281867A (en) * | 1993-02-23 | 1994-01-25 | Motorola, Inc. | Multiple channel sampling circuit having minimized crosstalk interference |
| US5644257A (en) * | 1993-03-24 | 1997-07-01 | Crystal Semiconductor Corporation | Sampling circuit charge management |
| US5418533A (en) * | 1993-11-19 | 1995-05-23 | Tektronix, Inc. | Method and circuit for conditioning a signal for use in systems having analog-to-digital converter circuits |
| JP2747230B2 (ja) * | 1994-10-04 | 1998-05-06 | ローム株式会社 | 信号処理装置 |
| US6031398A (en) * | 1997-01-22 | 2000-02-29 | Lucent Technologies Inc. | Reduced-feedthrough switch circuit |
| EP0862270A1 (en) * | 1997-02-28 | 1998-09-02 | STMicroelectronics S.r.l. | Staircase adaptive voltage generator circuit |
| US5963063A (en) * | 1997-08-26 | 1999-10-05 | Texas Instruments Incorporated | Sample and hold circuit having a waveform shaping circuit |
| DE19753279C2 (de) * | 1997-12-01 | 2001-03-08 | Sgs Thomson Microelectronics | Elektrische Schaltung mit mindestens einem geschalteten Kondensator und Verfahren zum Betreiben dieser Schaltung |
| US6943761B2 (en) * | 2001-05-09 | 2005-09-13 | Clare Micronix Integrated Systems, Inc. | System for providing pulse amplitude modulation for OLED display drivers |
| WO2003034389A2 (en) * | 2001-10-19 | 2003-04-24 | Clare Micronix Integrated Systems, Inc. | System and method for providing pulse amplitude modulation for oled display drivers |
| JP4046015B2 (ja) * | 2002-06-07 | 2008-02-13 | セイコーエプソン株式会社 | 電子回路、電子装置、電気光学装置及び電子機器 |
| US7170041B2 (en) * | 2002-07-17 | 2007-01-30 | Xerox Corporation | Pixel circuitry for imaging system |
| AU2003280128A1 (en) * | 2002-11-25 | 2004-06-18 | Koninklijke Philips Electronics N.V. | Sample and hold circuit |
| JP4536452B2 (ja) * | 2004-08-04 | 2010-09-01 | ルネサスエレクトロニクス株式会社 | 半導体集積回路および半導体集積回路への電源電圧供給方法 |
| US7683677B2 (en) * | 2007-08-06 | 2010-03-23 | Mediatek Inc. | Sample-and-hold amplification circuits |
| JP5102131B2 (ja) * | 2008-07-14 | 2012-12-19 | 株式会社豊田中央研究所 | ホールド回路 |
| JP6179718B2 (ja) * | 2013-10-01 | 2017-08-16 | セイコーＮｐｃ株式会社 | サンプルホールド回路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3226650A (en) * | 1964-03-09 | 1965-12-28 | Thomas E Higbie | Video pulse amplitude detector for airborne radar systems |
| JPS5842683B2 (ja) * | 1973-05-08 | 1983-09-21 | トヨタ精機工業 （株） | 鋼板製丸形電線接続箱製造方法 |
| FR2453471A1 (fr) * | 1979-04-06 | 1980-10-31 | Inst Francais Du Petrole | Echantillonneur-bloqueur perfectionne |
| JPS55166324A (en) * | 1979-06-14 | 1980-12-25 | Fujitsu Ltd | Switched capacitor filter |
| US4306196A (en) * | 1980-01-14 | 1981-12-15 | Bell Telephone Laboratories, Incorporated | Operational amplifier with offset compensation |
| JPS5884342A (ja) * | 1981-11-13 | 1983-05-20 | Toshiba Corp | 信号処理回路 |
| US4430622A (en) * | 1981-11-19 | 1984-02-07 | Gte Laboratories Incorporated | Offset correction circuit |
| JPS60214177A (ja) * | 1984-04-09 | 1985-10-26 | Sharp Corp | 液晶駆動回路 |
-
1985
- 1985-04-10 JP JP60075602A patent/JPH0654961B2/ja not_active Expired - Lifetime
-
1986
- 1986-04-10 EP EP86302684A patent/EP0200402B1/en not_active Expired
- 1986-04-10 DE DE8686302684T patent/DE3680816D1/de not_active Expired - Lifetime
-
1987
- 1987-10-19 US US07/111,093 patent/US4823027A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3680816D1 (de) | 1991-09-19 |
| US4823027A (en) | 1989-04-18 |
| EP0200402A3 (en) | 1988-07-06 |
| EP0200402A2 (en) | 1986-11-05 |
| EP0200402B1 (en) | 1991-08-14 |
| JPS61234674A (ja) | 1986-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61234674A (ja) | サンプルホ−ルド回路 | |
| US5252957A (en) | Sample-and-hold circuit and liquid crystal display apparatus | |
| JPH06337400A (ja) | マトリクス型表示装置及び駆動方法 | |
| JPH0654421B2 (ja) | マトリクス型液晶表示装置の列電極駆動回路 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| US4803480A (en) | Liquid crystal display apparatus | |
| JPS60257683A (ja) | 液晶表示装置の駆動回路 | |
| JPH0776866B2 (ja) | 液晶表示装置における駆動回路 | |
| JPS6059389A (ja) | 液晶表示装置の駆動回路 | |
| JPH10133174A (ja) | 液晶ディスプレイの駆動装置 | |
| EP0522552B1 (en) | Charge transfer device | |
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| US4954703A (en) | Color line sensor apparatus | |
| JPH0824359B2 (ja) | アクティブマトリクス型画像表示装置 | |
| JPH0666925B2 (ja) | 液晶パネル駆動回路 | |
| JPS61256390A (ja) | 液晶パネル駆動用制御パルス発生回路 | |
| JPH0779452B2 (ja) | 液晶表示装置 | |
| JP2639829B2 (ja) | マトリクス表示装置のデータドライバ | |
| JPH0219456B2 (ja) | ||
| JPS6380296A (ja) | 液晶パネル駆動用映像信号処理回路 | |
| JPH04371997A (ja) | 液晶駆動装置 | |
| JPH04208994A (ja) | 液晶表示装置の駆動回路 | |
| JP2001045325A (ja) | 映像信号処理回路 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JPH0666926B2 (ja) | 遅延並列線順次走査回路 |