JPH04259085A - データ駆動形プロセッサのメモリアクセス制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、プログラムの複数世
代の並列実行を行うとともに、メモリに対するデータ参
照あるいはデータ更新（以下、メモリアクセスという）
が可能なデータ駆動形プロセッサにおいて、並列実行さ
れる各世代間で前記メモリの参照あるいは更新の順序関
係を保証するデータ駆動形プロセッサのメモリアクセス
制御方法に関するものである。

【０００２】

【従来の技術】図４は従来のメモリアクセス制御方法を
実現するデータ駆動形プロセッサの構成を示すブロック
図である。図５はこのデータ駆動形プロセッサで使用す
るパケットの構成図であり、このパケットはタグ（デー
タの識別子）、第１データおよび第２データで構成され
、該タグはスルーパケットフラグ、外部フラグ、世代番
号あるいはカラー番号、行き先ノード番号、命令および
Ｌ／Ｒフラグより構成されている。

【０００３】また、図４において、１０は外部よりデー
タ領域及びタグからなるパケットを入力する入力部、１
１はデータフローグラフを記憶し、前記入力部１０から
出力されたパケットのタグの一部であるノード番号に従
って命令を読み出し、この読み出した命令を新たなタグ
とし、前記パケットのデータとともに命令パケットを生
成するプログラム記憶部、１２は前記プログラム記憶部
１１から出力された命令パケットを入力し、該命令パケ
ットが有するタグと同一のタグを有する命令パケットを
検出して演算パケットとして出力するか、検出できない
場合は前記プログラム記憶部１１から入力された該命令
パケットを記憶する発火処理部、１３は前記発火処理部
１２から出力された演算パケットを入力し、該演算パケ
ットのタグの一部で指定される演算を実行し、結果パケ
ットを出力する演算処理部、１４は前記演算処理部１３
から出力される結果パケットを入力し、該結果パケット
のタグの一部である外部フラグの指示により外部に出力
するか、あるいは前記入力部１０へ出力する出力部であ
る。

【０００４】また、図６は一般的な大域変数、静的変数
に対するメモリアクセス命令を含む従来のフローグラフ
（データ駆動形プロセッサで実行されるプログラム形式
）の構造を示す図であり、図において、７はメモリ変数
のアドレスをパケットとして出力するポインタソース、
２はメモリへのアドレス及び格納データをパケットとし
て入力してアドレスで指定された位置にデータを格納す
る更新命令、３は入力したパケットを複製して出力する
コピー命令、４はアドレスをパケットとして入力して指
定された位置のデータをパケットとして出力する参照命
令、５は入力パケットが総て揃うまで待ち揃ったときは
第１パケットを出力する同期処理命令、８は入力パケッ
トを吸収するａｂｓｏｒｂ命令である。

【０００５】次に動作について図６のデータフローグラ
フを用いて説明する。

【０００６】ｎ世代目のデータが外部から入力されると
ポインタソース７によりデータ領域（図５）にアドレス
を入れたパケット（以下、アドレスパケットという）が
出力され、メモリに格納するデータが揃うと該データ領
域にこのデータを入れたパケット（以下、データパケッ
トという）を作成して更新命令２ａを実行することによ
り該データを前記メモリに格納し、再び該アドレスパケ
ットを出力する。そして、この出力されたアドレスパケ
ットはコピー命令３を実行することによりコピーされて
複数の参照命令４ａ，４ｂに振り分けられる。これら複
数の参照命令４ａ，４ｂがそれぞれ実行されると、各命
令ごとに、アドレスパケットにより指定されたメモリの
アドレス位置から読み出されたデータがデータパケット
として出力されるとともに、該アドレスパケットがそれ
ぞれ出力される。そして、前記コピー命令３でコピーさ
れたアドレスパケットは、参照の実行後、全ての参照命
令４ａ，４ｂが終わるのを待って、１つのアドレスパケ
ットとして出力される（同期処理命令５）。このアドレ
スパケットは次に実行されるべき更新命令２に入力され
、前述したような参照／更新を繰り返した後、ａｂｓｏ
ｒｂ命令８により吸収される。

【０００７】なお、ｎ＋１世代目も同様にして実行され
るため、図７に示すように、ｎ世代目とｎ＋１世代目が
同時に同一メモリに対してアクセスすることが可能であ
り、各世代間での同期がとられていない。

【０００８】

【発明が解決しようとする課題】従来のデータ駆動形プ
ロセッサのメモリアクセス方法は以上のように構成され
ているので、並列実行される複数の世代間でメモリに対
して参照／更新を行うメモリアクセスの同期がとられて
おらず、従って、ｎ世代目の参照が終了する前にｎ＋１
世代目の更新が行われる可能性もあるため、メモリアク
セスの順序関係が保証されないなどの課題があった。

【０００９】この発明は上記のような課題を解消するた
めになされたもので、並列実行される各世代間でメモリ
アクセスの順序関係を保証するデータ駆動形プロセッサ
のメモリアクセス制御方法を得ることを目的とする。

【００１０】

【課題を解決するための手段】この発明に係るデータ駆
動形プロセッサのメモリアクセス制御方法は、当該デー
タ駆動形プロセッサにより並列実行される世代間で、前
世代で実行するメモリアクセスの終了とともに出力され
るアドレスパケットを、次世代で実行するメモリアクセ
スの際の入力アドレスパケットとするようにしたもので
ある。

【００１１】

【作用】この発明におけるメモリアクセス制御方法は、
第１世代目におけるメモリアクセスの場合のみ、外部か
らのデータ入力に対して入力アドレスパケットの出力を
行い、以後、メモリアクセスの終了とともに出力される
アドレスパケットの実行世代番号をインクリメントする
ことで、次世代で実行するメモリアクセスの際の入力ア
ドレスパケットにする。

【００１２】

【実施例】以下、この発明の一実施例を図について説明
する。

【００１３】なお、この発明の一実施例によるメモリア
クセス制御方法を実現するデータ駆動形プロセッサの構
成及び使用するパケットの構成は前述した図４及び図５
と同様である。

【００１４】図１は一般的な大域変数、静的変数に対す
るメモリアクセス命令を含むこの発明の一実施例による
データフローグラフの構造を示す図であり、図において
、１は１世代目に対して一度だけアドレスパケットを出
力するポインタソース、６は入力したパケットの出代番
号をインクリメントして出力する世代送り命令である。 なお、他の命令は従来のデータフローグラフ（図６）と
同様である。

【００１５】次にこのデータフローグラフ（図１）の生
成動作について図２のフローチャートを用いて説明する
。

【００１６】まず、メモリ変数に対してポインタソース
１を作成する（ステップＳＴ１）。次に該メモリ変数に
対する更新／参照系列を解析し（ステップＳＴ２）、更
新／参照命令２ａの後ろにコピー命令３を挿入する（ス
テップＳＴ３）。そして、最後の更新／参照命令２ｂの
前に同期処理命令５、後に世代送り命令６を挿入し（ス
テップＳＴ４）、該世代送り命令６からの出力アークを
最初の更新／参照命令２ａへ入力アークとマージする（
ステップＳＴ５）。

【００１７】次に、以上のようにして生成されたフロー
グラフのデータ駆動型プロセッサ上での動作について説
明する。

【００１８】１世代目のデータが入力されるとポインタ
ソース１は、メモリ変数に対するアドレスをアドレスパ
ケットとして出力する。他の命令は該アドレスパケット
を入力して前述したように（従来技術）参照／更新を繰
り返した後、最後に世代送り命令６により入力された該
アドレスパケットの世代番号がインクリメントされ、次
世代に送られる。２世代目以降は、この世代送り命令６
により出力されるアドレスパケットを入力して、参照／
更新を行い、最後に、世代送り命令６により世代番号を
インクリメントして次世代に送る。これにより、多世代
実行時におけるメモリの参照／更新は、図３に示すよう
に同一世代内は予め指定されていた順に行われ、また、
各世代間では世代番号順に実行されることが保証される
ことになる。

【００１９】

【発明の効果】以上のように、この発明によれば前世代
で実行するメモリアクセスの終了とともに出力されるア
ドレスパケットを、次世代で実行するメモリアクセスの
際のアドレスパケットとして使用するので、２世代目以
降のメモリアクセスは、一つ前の世代の参照／更新命令
が終了しないと実行できなくなり、各世代間のメモリア
クセスの順序関係が保証されるため、該メモリを扱う処
理を多世代で実行することを可能にする効果がある。

【図面の簡単な説明】

【図１】この発明の一実施例によるデータ駆動形プロセ
ッサのメモリアクセス制御方法を示したデータフローグ
ラフである。

【図２】図１のデータフローグラフの生成動作を説明す
るフローチャートである。

【図３】この発明の一実施例によるデータ駆動形プロセ
ッサのメモリアクセス制御方法による各世代間の実行順
序関係を示す図である。

【図４】データ駆動形プロセッサの構成を示すブロック
図である。

【図５】図４のデータ駆動形プロセッサで使用するパケ
ットの構成を示す図である。

【図６】従来のデータ駆動形プロセッサのメモリアクセ
ス制御方法を示すデータフローグラフである。

【図７】従来のデータ駆動形プロセッサのメモリアクセ
ス制御方法による各世代間の実行順序関係を示す図であ
る。

【符号の説明】

１　　　　ポインタソース ２ａ，２ｂ　　　　更新命令 ３　　　　コピー命令 ４　　　　参照命令 ５　　　　同期処理命令 ６　　　　世代送り命令

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　プログラムの複数世代の並列実行を行
   うとともに、メモリアクセスが可能なデータ駆動形プロ
   セッサにおいて、前記世代間で、前世代で実行するメモ
   リアクセスの終了とともに出力されるアドレスパケット
   を、次世代で実行するメモリアクセスの際の入力アドレ
   スパケットとすることを特徴とするデータ駆動形プロセ
   ッサのメモリアクセス制御方法。