JPH04259117A - Ａｄ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＡＤ変換装置に係り、
特にＡＤ変換異常検出部を有し、装置の信頼性を高めた
ＡＤ変換装置に関する。

【０００２】

【従来の技術】従来の装置は、図７に示される様に計測
するアナログ信号１をサンプル・ホールド部２に接続し
、サンプル・ホールド部２に与えるサンプリング信号１
０のタイミングでアナログ信号をホールドした後、ＡＤ
変換を開始し、デジタル信号４を出力する。なお、１１
はデイレイラインである。また、オンラインの異常診断
が可能な装置としては、図８に示す様な装置がある。 装置内にＤＡ変換部５、アナログマルチプレクサ１６、
データ制御用バツフア１８等を追加した構成である。な
お、１７は切替信号、１９はＣＰＵデータバス、２０は
アドレスデコード部、２１はＣＰＵタイミング発生回路
である。ＡＤ変換装置の動作チエツクを行う場合、ＣＰ
Ｕインタフエースを経由して、ＣＰＵがＤＡ変換部５に
任意のデジタル値を設定し、ＤＡ変換を開始させる。Ｄ
Ａ変換部５によつて変換されたアナログ信号は、テスト
モードに切替えられたアナログマルチプレクサ１６、サ
ンプルホルダ部２、ＡＤ変換部３を経て、サンプリング
信号１０で与えられるタイミングでデジタル信号に変換
される。ＣＰＵはデジタル信号に変換された結果を読み
出し、ＤＡ変換部５に設定した値と比較して異なれば異
常と判定する。

【０００３】

【発明が解決しようとする課題】しかしながら、図７に
示すＡＤ変換装置では、回路の故障、誤動作あるいは調
整ミス等による不当なＡＤ変換を監視する機能を有して
いない。そのため、異常なＡＤ変換が行われたと思われ
たときには、入力信号の計測アナログ信号１をテスト用
基準アナログ信号１５に切替え、ＡＤ変換を行い変換結
果と比較して初めてＡＤ変換装置が正常に動作したかチ
エツクできる。この図７に示す様な装置において動作チ
エツクを実施する場合、オフラインの異常診断となり、
保守性において問題があつた。また、図８に示すＡＤ変
換装置では、動作チエツクを実施する場合、異常診断用
のソフトウエアが必要であり、またアナログマルチプレ
クサ１６、ＤＡ変換部５、データ制御用バツフア１８、
対ＣＰＵ用インタフエース回路等、多くの付加回路が必
要となる問題があつた。本発明の目的は、上記従来技術
の欠点を解消し、ハードウエアによるＡＤ変換異常検出
機能を付加したＡＤ変換装置を提供することにある。

【０００４】

【課題を解決するための手段】上記目的は、ＡＤ変換し
た結果であるデジタル信号を再度、アナログ信号に変換
し、ホールドされたままのアナログ信号と比較・判定し
てＡＤ変換異常を検出する機能を付加することにより達
成される。

【０００５】

【作用】図６にＡＤ変換異常検出の一連動作のタイムチ
ヤートを示す。計測アナログ信号１を、サンプリング信
号１０のタイミングでサンプル・ホールド部２で保持し
、サンプル・ホールド部２が持つアパーチヤタイム、セ
トリングタイムの後、ホールドしているアナログ信号に
対してＡＤ変換を開始し、ＡＤ変換部の変換時間を経て
、ＡＤ変換を終了させる。次に変換したデジタル信号を
ＤＡ変換部５に接続し、ＤＡ変換開始信号１３により、
ＤＡ変換部５において再度アナログ信号への変換を始め
る。ＤＡ変換は、ＤＡ変換部５の出力電圧セトリング時
間を経て終了する。変換終了したアナログ信号と、サン
プル・ホールド部２で保持されているアナログ信号とを
割込マスク信号が“０”の間比較し、等しければ正常な
ＡＤ変換が実行されたと判定する。ＡＤ変換開始から結
果判定まで、全てハードウエアにて構成しているため、
異常診断用ソフトウエアや異常検出用のＣＰＵインタフ
エース回路等の付加回路なしにＡＤ変換異常検出機能を
付加した信頼性の高いＡＤ変換装置を構成できる。

【０００６】

【実施例】図１は本発明による一実施例のＡＤ変換装置
の構成を示す。図１に示すＡＤ変換装置は、サンプル・
ホールド部２、ＡＤ変換部３、ＤＡ変換部５、ＤＡ変換
結果とホールド信号との電圧差を演算する差動増幅部６
、電圧差が誤差範囲内か判定する比較判定部７、ＡＤ変
換開始信号１２、ＤＡ変換開始信号１３、割込マスク信
号１４のタイミングを生成するためのデイレイライン１
１およびＡＤ変換結果が異常な場合、割込信号９を出力
する割込発生部８から構成されている。

【０００７】ＡＤ変換異常検出機構について、図６のタ
イムチヤートと併せて説明する。図１に示すＡＤ変換装
置の仕様を一例として以下に示す。計測アナログ信号入
力電圧レンジを±１０Ｖ、サンプル・ホールド部２のア
パーチヤタイム５０ｎｓｅｃ、セトリングタイム０．５
μｓｅｃ、ＡＤ変換部３の分解能を８ビツト、誤差１／
２ＬＳＢ、変換時間１０μｓｅｃ、ＤＡ変換部５の分解
能を８ビツト、出力電圧セトリング時間５μｓｅｃ、サ
ンプリング周期を４０ＫＨｚ、その他の回路が持つ誤差
は無視する。

【０００８】計測アナログ信号１は、サンプル・ホール
ド部２でサンプリング信号１０の周期４０ＫＨｚで、サ
ンプル・ホールドが繰り返される。計測アナログ信号１
はサンプル・ホールド部２で保持され、アパーチヤタイ
ム、セトリングタイム経過後、出力が安定してから（ホ
ールド開始から０．５５μｓｅｃ以降）、ＡＤ変換部３
でＡＤ変換を開始し、変換時間１０μｓｅｃ後にＡＤ変
換は終了する。この際、上記仕様より最大４０ｍＶの変
換誤差が生じる。変換されたデジタル信号４をＤＡ変換
部５で再びアナログ信号に変換し、サンプル・ホールド
部２に保持したままのアナログ信号と共に差動増幅部６
に入力する。

【０００９】図２に差動増幅部６の構成例を示す。差動
増幅部６では、以下の演算を行う。

【数１】｜Ｖ３　｜＝Ｖ２　−Ｖ１　 比較判定部７では、差動増幅部６で演算した２者間の誤
差が４０ｍＶ以内か判定する。

【００１０】図３に比較判定部７の回路構成例を示す。 図３に示す回路でＶｒｅｆ＝５Ｖとした場合、Ｒ１　＝
１ＫΩ、Ｒ２　＝１２４ＫΩにすると、しきい値４０ｍ
Ｖのコンパレータとなる。

【００１１】図４に比較判定部７の入出力関係を示す。 入力電圧がしきい値４０ｍＶ以下なら正常、４０ｍＶ以
上なら異常とする。比較判定部７からの判定信号と、２
者間の比較が有効時間であることを示す割込マスク信号
１４とのアンド条件をとり、ＡＤ変換異常が検出された
場合、ラツチして割込信号を出力し、異常発生を報告す
る。

【００１２】図５に割込発生部８を実現する回路の一例
を示す。上記に示す方法で、ＡＤ変換異常を検出できる
信頼性の高いＡＤ変換装置を構成することができる。

【００１３】

【発明の効果】本発明によれば、ＡＤ変換装置において
、ＡＤ変換を行いながらＡＤ変換異常検出が行えるため
、高い信頼性を持つたＡＤ変換装置を提供することがで
きる。

【図面の簡単な説明】

【図１】本発明によるＡＤ変換装置の一実施例のブロツ
ク図である。

【図２】作動増幅部の回路図である。

【図３】比較判定部の回路図である。

【図４】比較判定部のしきい値を示す図である。

【図５】割込発生部の回路図である。

【図６】ＡＤ変換異常検出動作のタイムチヤートである
。

【図７】従来のＡＤ変換装置の構成例を示す図である。

【図８】従来のＡＤ変換装置の構成例を示す図である。

【符号の説明】

１　　計測アナログ信号 ２　　サンプル・ホールド部 ３　　ＡＤ変換部 ４　　デジタル信号 ５　　ＤＡ変換部 ６　　差動増幅部 ７　　比較判定部 ８　　割込発生部 ９　　割込信号 １０　　サンプリング信号 １１　　デイレイライン １２　　ＡＤ変換開始信号 １３　　ＤＡ変換開始信号 １４　　割込マスク信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　アナログ信号をデジタル信号に変換す
   るＡＤ変換装置において、アナログ信号をサンプリング
   するサンプル・ホールド部と、保持されたアナログ信号
   をデジタル信号に変換するＡＤ変換部と、変換されたデ
   ジタル信号をアナログ信号に変換するＤＡ変換部と、サ
   ンプルホールド部で保持されたアナログ信号とＤＡ変換
   部で変換されたアナログ信号の差を演算する差動増幅部
   と、演算結果からＡＤ変換が正常に動作したか判定する
   比較判定部と、異常と判定したとき割込を報告する割込
   発生部とを備えたことを特徴とするＡＤ変換装置。