JPH0325229Y2 - - Google Patents

Info

Publication number
JPH0325229Y2
JPH0325229Y2 JP8149085U JP8149085U JPH0325229Y2 JP H0325229 Y2 JPH0325229 Y2 JP H0325229Y2 JP 8149085 U JP8149085 U JP 8149085U JP 8149085 U JP8149085 U JP 8149085U JP H0325229 Y2 JPH0325229 Y2 JP H0325229Y2
Authority
JP
Japan
Prior art keywords
diagnostic
clock
data
circuit
external input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8149085U
Other languages
English (en)
Other versions
JPS61196345U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8149085U priority Critical patent/JPH0325229Y2/ja
Publication of JPS61196345U publication Critical patent/JPS61196345U/ja
Application granted granted Critical
Publication of JPH0325229Y2 publication Critical patent/JPH0325229Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【考案の詳細な説明】 〔考案の技術分野〕 本願は自己診断を行なうための回路を組込んだ
デイジタル積算装置に関する。
〔従来技術及びその問題点〕
システムが複雑化するに従つて、その構成要素
毎に故障の有無を検出する診断機能をシステム内
に設けることが益々重要になつてきている。
サンプリングしたデータを平均化するため等に
用いられるデイジタル積算回路についてこのよう
な診断を行なうには既知の入力データの系列とク
ロツクとが必要とされる。これらの信号を診断の
ために供給するには、たとえばシステム内に設け
られているワード発生器やクロツク発生器の出力
を流用することが考えられる。しかしながら、こ
のようにして診断を行なつた場合、ワード発生器
やクロツク発生器とデイジタル積算回路間をケー
ブル等で接続しなければならず、誤接続、あるい
は通常の積算動作時には使用されないコネクタや
ケーブルに診断用信号を通すことによるコネクタ
やケーブル自体の信頼性の問題、更に診断に長い
時間がかかる等の欠点がある。更に、システム内
に設けられているワード発生器やクロツク発生器
はかなり複雑な構造であるため、これら自身の故
障により正しい診断結果が得られないことがある
等の問題もある。
〔考案の目的〕
本願は、上記問題点を解消し、簡単な構成で信
頼性の高い診断を行なうことができる回路を組込
んだデイジタル積算装置を提供することを目的と
する。
〔考案の概要〕
本願考案の一実施例によれば、診断用データを
保持する回路と診断用クロツクを発生する回路が
デイジタル積算装置内に設けられる。通常動作時
においては外部入力データを外部クロツクに基い
て本装置内のデイジタル積算回路で積算する。
CPU等からの制御信号によつて診断動作を行な
う場合には、診断データが設定されるとともに、
診断用クロツクが発生される。これにより、デイ
ジタル積算回路は診断用データを診断用クロツク
に基いて積算する。
〔考案の実施例〕
第1図は本願の一実施例のデイジタル積算装置
のブロツク図である。通常の積算動作を行なつて
いる場合には、データ選択信号112により、デ
ータ・マルチプレクサ110はA側の入力を選択
して出力する。また、クロツク選択信号116に
より、クロツク・マルチプレクサ114もA側の
入力を選択信号116により、クロツク・マルチ
プレクサ114もA側の入力を選択して出力す
る。従つて、サンプリング結果をA/D変換等し
て得られる外部入力データ10の系列は外部入力
データ・バツフア102、データ・マルチプレク
サ110を通つてデイジタル積算回路18へ与え
られる。また外部入力クロツク14は外部入力ク
ロツク・パツフア106、クロツク・マルチプレ
クサ114を通してデイジタル積算回路18へ与
えられる。これにより、デイジタル積算回路18
はクロツクが与えられる毎に、入力されるデータ
を次々に積算していく。一連の積算が終了した
後、積算出力20を取出し、平均化等の処理を行
なう。
診断を行なう場合は、データ選択信号112、
クロツク選択信号116の値を反転し、データ・
マルチプレクサ110、クロツク・マルチプレク
サ114が夫々B側の入力を選択して出力するよ
うに設定する。またCPU(図示せず)等から診断
用データ12を診断用データ・レジスタ104に
設定する。またデイジタル積算回路18の積算回
数等の設定後、診断用クロツクON/OFF信号1
6を変化させることにより、診断用クロツク発生
器108がクロツク・マルチプレクサ114へ診
断用クロツクを送出する。これにより診断用デー
タ・レジスタ104中の診断用のデータが診断用
クロツク毎にデイジタル積算回路18中で積算さ
れる。設定された回数の積算後、デイジタル積算
回路18中のメモリから積算出力20を読出した
とき、 (診断用データ・レジスタ104中のデータ) ×(積算回数)=(積算出力20) なる関係が成立すれば、外部入力データ・バツフ
ア102、外部入力クロツク・バツフア106を
除く全回路が正常に動作していることがわかる。
ただし、デイジタル積算回路18等が与えられ
るデータの値に依存して正常/異常が変化する可
能性もあるので、CPUから診断用データ・レジ
スタ104に設定する診断用データ12として何
種類かについて診断することが好ましい。
また、上述の実施例においては診断のための積
算を行なつている間、デイジタル積算回路18に
与えられるデータは診断用データ・レジスタ10
4に設定されている一定値であるが、診断用デー
タ・レジスタ104のかわりに診断クロツクによ
つて計数動作を行なうカウンタを使用することに
より、初期値から順次変化する値を積算するよう
に構成してもよい。
また、通常の動作と診断時のデータ、クロツク
の経路を切換えるにあたつて、データ・マルチプ
レクサ110やクロツク・マルチプレクサ114
を用いず、レジスタ、バツフア類の出力段を3ス
テートとしてもよい。この場合の構成例を第2図
に示す。
第2図において、第1図と同じ信号及び回路に
ついては同じ参照番号を用いている。第2図の回
路において、外部入力データ・バツフア202、
診断用データ・レジスタ204、外部入力クロツ
ク・バツフア206、診断用クロツク発生器20
8は3ステート出力段を有しており、夫々3ステ
ート制御信号220,222,224,226に
よつて高インピーダンス状態となるか否かが制御
される。
通常の積算動作時には3ステート制御信号22
0,222,224,226により診断用デー
タ・レジスタ204及び診断用クロツク発生器2
08の出力段が高インピーダンス状態となり、実
質的にデイジタル積算回路18から切離される。
これにより、外部入力クロツク14に基いて外部
入力データ10の系列が積算される。
また、診断時においては3ステート制御信号2
20,222,224,226により、逆に外部
入力データ・バツフア202及び外部入力クロツ
ク・バツフア206の出力段が高インピーダンス
状態となる。この状態で第1図に関して既に説明
した通りの診断のための動作が行なわれる。
〔考案の効果〕
本願考案によれば、診断のために付加される回
路が極めて簡単なデイジタル積算装置が得られ
る。たとえばデータ幅が16ビツト程度なら追加の
ICは4〜5個で良い。この様に極めて簡単な構
成になるため、診断用の回路自体の故障による信
頼性の低下が最小になる。
また、他の回路ブロツクあるいはモジユール
(たとえばワード発生器、クロツク発生器)の助
けを借りることなく診断を行なえるため、故障部
分のより細かな特定が短時間で可能となる。
【図面の簡単な説明】
第1図は本願の一実施例のブロツク図、第2図
は本願の他の実施例のブロツク図である。 10:外部入力データ、12:診断用データ、
14:外部入力クロツク、16:診断用クロツク
ON/OFF信号、18;デイジタル積算回路、1
04,204:診断用データ・レジスタ、10
8,208:診断用クロツク発生器。

Claims (1)

  1. 【実用新案登録請求の範囲】 入力デイジタル・データを入力クロツクに応答
    して積算するデイジタル積算回路と、 診断用デイジタル・データを保持する診断デー
    タ回路と、 診断用クロツク発生回路と を設け、制御信号に応答して外部入力デイジタ
    ル・データ及び外部入力クロツクまたは前記診断
    データ回路中の診断用デイジタル・データ及び前
    記診断用クロツク発生回路からの診断用クロツク
    の一方の組を前記入力デイジタル・データ及び入
    力クロツクとして前記デイジタル積算回路に積算
    動作を行なわしめるデイジタル積算装置。
JP8149085U 1985-05-30 1985-05-30 Expired JPH0325229Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8149085U JPH0325229Y2 (ja) 1985-05-30 1985-05-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8149085U JPH0325229Y2 (ja) 1985-05-30 1985-05-30

Publications (2)

Publication Number Publication Date
JPS61196345U JPS61196345U (ja) 1986-12-08
JPH0325229Y2 true JPH0325229Y2 (ja) 1991-05-31

Family

ID=30628320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8149085U Expired JPH0325229Y2 (ja) 1985-05-30 1985-05-30

Country Status (1)

Country Link
JP (1) JPH0325229Y2 (ja)

Also Published As

Publication number Publication date
JPS61196345U (ja) 1986-12-08

Similar Documents

Publication Publication Date Title
JP2628105B2 (ja) 集積回路およびその集積回路をテストする方法
US4926425A (en) System for testing digital circuits
JPS62186629A (ja) 情報授受システム
US4692691A (en) Test system for keyboard interface circuit
JPS5836365B2 (ja) インタ−フエ−スソウチ
JPS61155874A (ja) 大規模集積回路の故障検出方法およびそのための装置
US5513187A (en) Process for testing integrated circuits with at least one logic circuit and testable integrated circuit
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
JPH0512063A (ja) 論理回路設計装置
JPS60147553A (ja) 自己診断機能を有する制御装置
US4380058A (en) Stage tracer
JPS61286770A (ja) 故障診断装置
JPS6379121A (ja) クロツク分配システム
JPS6144342B2 (ja)
JPS6225211B2 (ja)
JPH05322991A (ja) フリップフロップ回路
JP3125950B2 (ja) 特定用途向け集積回路
JP2815041B2 (ja) Lsi内部状態確認回路
JPH054041Y2 (ja)
JPH0746123B2 (ja) 集積回路の試験方式
JPH0748192B2 (ja) 記憶装置
JPH0477685A (ja) Lsiテストモニタ回路
JPH0289300A (ja) 半導体メモリ素子
JPS63281539A (ja) 誤りデ−タ発生回路
JPH0756505B2 (ja) テストシステム自己診断装置