JPH04259218A - 配線基板の表面処理方法 - Google Patents

配線基板の表面処理方法

Info

Publication number
JPH04259218A
JPH04259218A JP3020745A JP2074591A JPH04259218A JP H04259218 A JPH04259218 A JP H04259218A JP 3020745 A JP3020745 A JP 3020745A JP 2074591 A JP2074591 A JP 2074591A JP H04259218 A JPH04259218 A JP H04259218A
Authority
JP
Japan
Prior art keywords
wiring board
sputtering
oxygen
substrate
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3020745A
Other languages
English (en)
Inventor
Atsuo Hori
堀 厚生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3020745A priority Critical patent/JPH04259218A/ja
Publication of JPH04259218A publication Critical patent/JPH04259218A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は表面実装配線基板上での
部品のはんだ付性を向上させるため、銅箔ランド表面の
清浄活性化を目的とした配線基板の表面処理方法に関す
る。
【0002】
【従来の技術】近年、表面実装部品は小型化,多ピン化
して、はんだ付性の向上が要求され、ランド表面を清浄
化するためアルゴンプラズマ中でスパッタリングを行う
ことにより基板をドライ洗浄することが試みられている
【0003】以下に図面を参照しながら、従来のプラズ
マクリーニングの一例について説明する。
【0004】図3に従来の基板のプラズマクリーニング
装置の構成を示す。図3に示すように、真空槽21は排
気口22と、アルゴンガス導入口23を備えている。真
空槽21内には上部電極25と下部電極26があり、上
部電極25に処理対象の基板27が装着されていて、上
部電極25の下方にはシャッター28がある。上部電極
25と下部電極26にはRF電源部24が連結されてい
る。図4は基板27を上部電極25に装着した状態を示
す。図4に示すように基板27は銅箔ランド部29を備
え、基板取付治具30により上部電極25に装着されて
いる。
【0005】上記のように構成された基板処理装置につ
いて、以下にその動作を説明する。まず、真空槽21を
真空ポンプにて排気口22より排気して真空とした後、
アルゴンガスを導入口23より導入する。その後、RF
電源24より上部電極25と下部電極26との間に高周
波電圧を印加し、プラズマを発生させる。この時、アル
ゴンイオンは基板27へ引き寄せられ、その表面をスパ
ッタリングする。
【0006】
【発明が解決しようとする課題】このような従来の処理
方法では、銅箔ランド部29だけでなく、基板の基材、
例えばアルミナセラミックの部分もスパッタリングされ
るので、アルミナ(Al2O3)が分解され、酸素分子
や酸素原子が導体ランド29の表面で再結合し、導体ラ
ンド表面が再酸化されるという問題を有していた。
【0007】本発明はこのような課題を解決するもので
、分解された酸素分子や酸素原子が、一度清浄化された
金属導体と再結合反応を生じて、再び酸化されることの
ない基板の表面処理方法を提供することを目的とするも
のである。
【0008】
【課題を解決するための手段】この課題を解決するため
に本発明は、高周波電源からの高周波電圧を、真空容器
内に配された回路パターニングを施された基板に印加し
て、前記基板の銅箔ランド表面の自然酸化膜を除去する
スパッタリング装置において、スパッタリング用アルゴ
ンガスとともに還元性ガスを前記スパッタリング装置内
に導入するようにしたものである。
【0009】また、高周波電源からの高周波電圧を、真
空槽内に配設された回路パターニングを施された配線基
板に印加し、前記配線基板の銅箔ランド表面の自然酸化
膜を除去するスパッタリング装置において、配線基板表
面をメタルマスクで覆い、自然酸化膜の除去が必要な場
所のみをスパッタリングするようにしたものである。
【0010】
【作用】この構成により、還元性ガスと基板からスパッ
タリングされて飛散した酸素とが結合し、同箔表面での
酸素の再結合を阻害し、銅箔表面の再酸化を防止するこ
ととなる。
【0011】
【実施例】以下に本発明の一実施例の配線基板の処理方
法について、図面を参照しながら説明する。
【0012】(実施例1)図1に本発明の一実施例の配
線基板の処理装置の構成を示す。図1に示すように真空
槽1は排気口2とアルゴンガス導入口23を備えている
。真空槽1内には上部電極5と下部電極6があり、上部
電極5には処理対象の基板7が装着されていて、上部電
極5と下部電極6にはRF電源部4が連結されている。 上部電極5の下方にはシャッターが配設されていて、還
元性ガス導入口9が上部電極5の下方近傍にガス出口が
くるように設置されている。
【0013】以上のように構成された基板処理装置につ
いて、以下にその動作を説明する。図1に示すように、
真空槽1内の空気を、排気口2より排気して真空槽1内
を真空状態とした後、アルゴンガスを導入し、RF電源
14により上部電極5と下部電極6との間に高周波電圧
を印加することにより、上部電極5と下部電極6の間に
プラズマを発生させる。プラズマ中のアルゴンイオンは
基板7表面に流れ、基板7の表面がスパッタされる。ス
パッタリングされて遊離した銅,アルミニウム,酸素は
両電極間に設けたシャッター8に付着したり、排気口2
より排気されるが、基板7の近傍にある酸素は、基板7
の表面近傍に導入された水素と結合し、水を生成して排
気される。
【0014】上記のように本実施例によれば、プラズマ
中の基板近傍に水素がスのような還元性ガスを導入する
ことにより、基板からスパッタリングされて遊離した酸
素が、清浄活性化された導体10表面と再結合すること
を防止することができる。
【0015】(実施例2)図2に本発明の実施例2の基
板の装着状態を示す。図に示すように、上部電極5の下
面に基板7が装着され、基板7上には銅箔ランド10が
形成されている。以上の構成は実施例1の構成と同様で
ある。実施例1の構成と異なるのは、メタルマスク12
を、銅箔ランド10の表面のみを露出させるように設け
たことである。
【0016】上記のように構成された基板処理装置につ
いて、以下に図1,図2に参照しながらその動作を説明
する。
【0017】上部電極5と下部電極6との間にRF電源
14により高周波電圧を印加することにより、プラズマ
を発生させ、プラズマ中のアルゴンイオンにより基板7
の表面がスパッタリングされる。メタルマスク12は基
板の銅箔ランド部10のみがプラズマにさらされるよう
なパターンとなっていて、基板7の表面はメタルマスク
により遮蔽されている。
【0018】上記のように、基板表面にメタルマスクを
設けることにより、清浄活性化したい銅箔ランドのみを
スパッタリングし、銅箔ランド部以外の部分、例えばア
ルミナ基板を用いた場合のAl2O3から発生する酸素
などの不純物が発生し、同箔表面に再結合して表面を酸
化させることを防止することができる。
【0019】
【発明の効果】以上の実施例の説明からも明らかなよう
に本発明によれば、(1)アルゴンプラズマにより配線
基板表面をスパッタリングして清浄化を行うときに、基
板表面近傍に還元性ガスを流すことにより、基板から発
生する酸素を還元し、ランド表面の再酸化を防止し、基
板表面の清浄活性化を完全に行うことができる。(2)
アルゴンプラズマにより配線基板表面をスパッタリング
して清浄化を行うときに、銅箔ランド部のみが露出して
プラズマにさらされるようなメタルマスクを形成するこ
とにより、銅箔ランド部以外でのスパッタリングを防止
し、基板材料などから発生する酸素などの不純物の飛散
を防止し、銅箔ランド表面の再酸化を起こさないように
して清浄活性化を行うことができる。
【図面の簡単な説明】
【図1】本発明の実施例1の基板処理装置の構成図
【図
2】本発明の実施例2の基板の装着状態を示す図
【図3
】従来の基板処理装置の構成図
【図4】同基板の装着状態を示す図
【符号の説明】 1  真空槽 2  排気口 3  アルゴンガス導入口 4  高周波電源 5  上部電極 6  下部電極 7  配線基板 8  シャッター 9  還元性ガス導入口 10  銅箔ランド 12  メタルマスク

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】高周波電源からの高周波電圧を、真空容器
    内に配された回路パターニングを施された基板に印加し
    て、前記基板の銅箔ランド表面の自然酸化膜を除去する
    スパッタリング装置において、スパッタリング用アルゴ
    ンガスとともに還元性ガスを前記スパッタリング装置内
    に導入する配線基板の表面処理方法。
  2. 【請求項2】高周波電源からの高周波電圧を、真空槽内
    に配設された回路パターニングを施された配線基板に印
    加し、前記配線基板の銅箔ランド表面の自然酸化膜を除
    去するスパッタリング装置において、配線基板表面をメ
    タルマスクで覆い、自然酸化膜の除去が必要な場所のみ
    をスパッタリングする配線基板の表面処理方法。
JP3020745A 1991-02-14 1991-02-14 配線基板の表面処理方法 Pending JPH04259218A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3020745A JPH04259218A (ja) 1991-02-14 1991-02-14 配線基板の表面処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3020745A JPH04259218A (ja) 1991-02-14 1991-02-14 配線基板の表面処理方法

Publications (1)

Publication Number Publication Date
JPH04259218A true JPH04259218A (ja) 1992-09-14

Family

ID=12035730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3020745A Pending JPH04259218A (ja) 1991-02-14 1991-02-14 配線基板の表面処理方法

Country Status (1)

Country Link
JP (1) JPH04259218A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0849779A3 (en) * 1996-12-20 1998-07-22 Texas Instruments Incorporated Process for forming a semiconductor structure comprising ion cleaning and depositing steps and integrated cluster tool for performiong the process
US6589865B2 (en) 1995-12-12 2003-07-08 Texas Instruments Incorporated Low pressure, low temperature, semiconductor gap filling process
JP2010507237A (ja) * 2006-10-12 2010-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション クリーニング・プロセスのための副産物収集する製造プロセス及び製造装置
CN101974298A (zh) * 2010-11-11 2011-02-16 复旦大学 用氩等离子体处理金属表面方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6589865B2 (en) 1995-12-12 2003-07-08 Texas Instruments Incorporated Low pressure, low temperature, semiconductor gap filling process
EP0849779A3 (en) * 1996-12-20 1998-07-22 Texas Instruments Incorporated Process for forming a semiconductor structure comprising ion cleaning and depositing steps and integrated cluster tool for performiong the process
JP2010507237A (ja) * 2006-10-12 2010-03-04 インターナショナル・ビジネス・マシーンズ・コーポレーション クリーニング・プロセスのための副産物収集する製造プロセス及び製造装置
JP2012142584A (ja) * 2006-10-12 2012-07-26 Internatl Business Mach Corp <Ibm> クリーニング・プロセスのための副産物収集する製造プロセス及び製造装置
CN101974298A (zh) * 2010-11-11 2011-02-16 复旦大学 用氩等离子体处理金属表面方法

Similar Documents

Publication Publication Date Title
US6006763A (en) Surface treatment method
JP2003103361A (ja) 表面改質装置および表面改質方法
US6100496A (en) Method and apparatus for bonding using brazing material
JPWO1995015832A1 (ja) ろう材による接合方法及び装置
JPS61170050A (ja) 低抵抗接点の形成方法
JP3508789B2 (ja) 基板の表面処理方法
JPH04259218A (ja) 配線基板の表面処理方法
JP2003027210A (ja) 表面処理方法及び表示装置の製造方法
JP4471243B2 (ja) エッチング方法およびプラズマ処理方法
JP3404434B2 (ja) マイクロ波プラズマ装置のクリーニング方法
JPH07235543A (ja) プラズマ処理方法
JPH01309963A (ja) スパッタリング装置
JP3437557B2 (ja) プラズマアッシング方法
JPH0722400A (ja) 半導体装置の製造装置
JPS62154628A (ja) ドライエツチング方法
JP2544129B2 (ja) プラズマ処理装置
JPH10177993A (ja) 平行平板狭電極型のプラズマ処理装置
JP2548164B2 (ja) ドライエッチング方法
JPH02262335A (ja) 有機化合物膜の除去方法
JPS5651578A (en) Plasma etching method
JP3096953B2 (ja) プラズマアッシング装置
JPH01164095A (ja) プラズマ処理装置
JP2002043287A (ja) ドライエッチング方法及び装置
JPH08241886A (ja) プラズマ処理方法
JP2004296742A (ja) セラミックス回路基板の回路形成方法