JPH0983249A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0983249A JPH0983249A JP7233735A JP23373595A JPH0983249A JP H0983249 A JPH0983249 A JP H0983249A JP 7233735 A JP7233735 A JP 7233735A JP 23373595 A JP23373595 A JP 23373595A JP H0983249 A JPH0983249 A JP H0983249A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- output
- controlled oscillator
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 高速のチャネル切換が可能な周波数シンセサ
イザを提供することを目的とする。 【構成】 基準信号ａを入力して基準信号ａの周波数の
所定倍の固定周波数信号を出力するＰＬＬシンセサイザ
１と、基準信号ａを基準クロックとして、外部から設定
される周波数データの変化に応じて周波数が変化する可
変周波数信号を出力する数値制御発振器７と、ＰＬＬシ
ンセサイザ１と数値制御発振器７とに基準信号ａを供給
する基準信号発振器６と、ＰＬＬシンセサイザ１の出力
信号と数値制御発振器７の出力信号とを合成するミキサ
１２とを有する。
イザを提供することを目的とする。 【構成】 基準信号ａを入力して基準信号ａの周波数の
所定倍の固定周波数信号を出力するＰＬＬシンセサイザ
１と、基準信号ａを基準クロックとして、外部から設定
される周波数データの変化に応じて周波数が変化する可
変周波数信号を出力する数値制御発振器７と、ＰＬＬシ
ンセサイザ１と数値制御発振器７とに基準信号ａを供給
する基準信号発振器６と、ＰＬＬシンセサイザ１の出力
信号と数値制御発振器７の出力信号とを合成するミキサ
１２とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、高速にチャネル切換が
可能な周波数シンセサイザに関するものである。
可能な周波数シンセサイザに関するものである。
【０００２】
【従来の技術】近年、社会の各方面で携帯電話等の移動
体通信が広く利用されるようになってきた。その中で、
無線チャネル切換の技術として周波数シンセサイザが使
用されるようになってきた。
体通信が広く利用されるようになってきた。その中で、
無線チャネル切換の技術として周波数シンセサイザが使
用されるようになってきた。
【０００３】図２は従来の周波数シンセサイザの構成を
示すブロック図である。図２において、１はＰＬＬ（ph
ase-locked loop）シンセサイザ、２は基準信号ａと分
周された分周信号ｂとの位相比較を行う位相比較器、３
は位相比較器２の出力信号の高調波を取り除くループフ
ィルタ、４はループフィルタ３の出力電圧に応じて発生
信号の周波数を変化させる電圧制御発振器、５は電圧制
御発振器４からの出力信号の周波数を分周する分周器、
６はＰＬＬシンセサイザ１内の位相比較器２に基準信号
ａを供給する基準信号発振器である。
示すブロック図である。図２において、１はＰＬＬ（ph
ase-locked loop）シンセサイザ、２は基準信号ａと分
周された分周信号ｂとの位相比較を行う位相比較器、３
は位相比較器２の出力信号の高調波を取り除くループフ
ィルタ、４はループフィルタ３の出力電圧に応じて発生
信号の周波数を変化させる電圧制御発振器、５は電圧制
御発振器４からの出力信号の周波数を分周する分周器、
６はＰＬＬシンセサイザ１内の位相比較器２に基準信号
ａを供給する基準信号発振器である。
【０００４】以上のように構成された従来の周波数シン
セサイザについて、以下その動作を説明する。まず、位
相比較器２は、基準信号発振器６から出力される基準信
号ａと分周器５で分周された分周信号ｂとの位相比較を
行い、分周信号ｂが基準信号ａよりも位相が進んでいる
場合、すなわち分周信号ｂの周波数が基準信号ａの周波
数よりも大きい（高い）場合、位相比較器２の出力電圧
は下がる。逆に、分周信号ｂが基準信号ａよりも位相が
遅れている場合、すなわち分周信号ｂの周波数が基準信
号ａの周波数よりも小さい（低い）場合、位相比較器２
の出力電圧は上がる。位相比較器２の出力電圧はループ
フィルタ３で高調波を取り除かれて電圧制御発振器４の
制御電圧となる。電圧制御発振器４は、制御電圧が上が
ると、その出力信号の周波数が上がり、制御電圧が下が
ると、その出力信号の周波数が下がるため、分周信号ｂ
の周波数が基準信号ａの周波数よりも大きくなって制御
電圧が下がると、電圧制御発振器４の出力信号の周波数
は下がる。逆に、分周信号ｂの周波数が基準信号ａの周
波数よりも小さくなって制御電圧が上がると、電圧制御
発振器４の出力信号の周波数は上がる。電圧制御発振器
４の出力信号はＰＬＬシンセサイザ１の出力信号として
出力される。電圧制御発振器４の出力信号の周波数は分
周器５で分周され、分周信号ｂとして位相比較器２に入
力される。分周器５の分周比Ｍを変えることで、無線通
信のチャネルを変えることができる。例えば分周比を１
／１０から１／２０というように半分にすると、それま
での周波数の倍の周波数の無線通信のチャネルが形成さ
れることになる。
セサイザについて、以下その動作を説明する。まず、位
相比較器２は、基準信号発振器６から出力される基準信
号ａと分周器５で分周された分周信号ｂとの位相比較を
行い、分周信号ｂが基準信号ａよりも位相が進んでいる
場合、すなわち分周信号ｂの周波数が基準信号ａの周波
数よりも大きい（高い）場合、位相比較器２の出力電圧
は下がる。逆に、分周信号ｂが基準信号ａよりも位相が
遅れている場合、すなわち分周信号ｂの周波数が基準信
号ａの周波数よりも小さい（低い）場合、位相比較器２
の出力電圧は上がる。位相比較器２の出力電圧はループ
フィルタ３で高調波を取り除かれて電圧制御発振器４の
制御電圧となる。電圧制御発振器４は、制御電圧が上が
ると、その出力信号の周波数が上がり、制御電圧が下が
ると、その出力信号の周波数が下がるため、分周信号ｂ
の周波数が基準信号ａの周波数よりも大きくなって制御
電圧が下がると、電圧制御発振器４の出力信号の周波数
は下がる。逆に、分周信号ｂの周波数が基準信号ａの周
波数よりも小さくなって制御電圧が上がると、電圧制御
発振器４の出力信号の周波数は上がる。電圧制御発振器
４の出力信号はＰＬＬシンセサイザ１の出力信号として
出力される。電圧制御発振器４の出力信号の周波数は分
周器５で分周され、分周信号ｂとして位相比較器２に入
力される。分周器５の分周比Ｍを変えることで、無線通
信のチャネルを変えることができる。例えば分周比を１
／１０から１／２０というように半分にすると、それま
での周波数の倍の周波数の無線通信のチャネルが形成さ
れることになる。
【０００５】以上の位相比較器２、ループフィルタ３、
電圧制御発振器４および分周器５のループにより、分周
信号ｂが基準信号ａに対して位相が進んでいる場合、す
なわち分周信号ｂの周波数が大きい場合は、電圧制御発
振器４の出力信号の周波数を小さくするように制御がか
かり、逆に、分周信号ｂが基準信号ａに対して位相が遅
れている場合、すなわち分周信号ｂの周波数が小さい場
合は、電圧制御発振器４の出力信号の周波数を大きくす
るように制御がかかる。よって、このループにより、位
相比較器２に入力される基準信号ａと分周信号ｂとが同
じ周波数および位相になるように制御がかかる。これに
より、ＰＬＬシンセサイザ１の出力信号の周波数は分周
器５で分周比Ｍで分周されているため、ＰＬＬシンセサ
イザ１の出力信号周波数は基準信号ａのＭ倍の周波数と
なる。
電圧制御発振器４および分周器５のループにより、分周
信号ｂが基準信号ａに対して位相が進んでいる場合、す
なわち分周信号ｂの周波数が大きい場合は、電圧制御発
振器４の出力信号の周波数を小さくするように制御がか
かり、逆に、分周信号ｂが基準信号ａに対して位相が遅
れている場合、すなわち分周信号ｂの周波数が小さい場
合は、電圧制御発振器４の出力信号の周波数を大きくす
るように制御がかかる。よって、このループにより、位
相比較器２に入力される基準信号ａと分周信号ｂとが同
じ周波数および位相になるように制御がかかる。これに
より、ＰＬＬシンセサイザ１の出力信号の周波数は分周
器５で分周比Ｍで分周されているため、ＰＬＬシンセサ
イザ１の出力信号周波数は基準信号ａのＭ倍の周波数と
なる。
【０００６】また、無線通信のチャネルを変える場合
は、分周器５の分周比Ｍを変えて行うが、ここでは、小
さい周波数のチャネルから大きい周波数のチャネルに変
える場合について、周波数シンセサイザの動作を説明す
る。この場合、電圧制御発振器４の出力信号周波数を小
さい周波数から大きい周波数に変えるため、分周器５の
分周比Ｍを大きくする。すると、位相比較器２に入力さ
れる分周信号ｂの周波数が基準信号ａの周波数に対して
小さくなるため、位相比較器２の出力電圧は上がり、電
圧制御発振器４の出力信号周波数を上げるように制御が
かかり、電圧制御発振器４の出力信号周波数は切換え後
の周波数に近付いていく。このようにして、ＰＬＬシン
セサイザ１のループが動作することにより、ＰＬＬシン
セサイザ１の出力信号周波数は小さい周波数から大きい
周波数に切り換えられる。
は、分周器５の分周比Ｍを変えて行うが、ここでは、小
さい周波数のチャネルから大きい周波数のチャネルに変
える場合について、周波数シンセサイザの動作を説明す
る。この場合、電圧制御発振器４の出力信号周波数を小
さい周波数から大きい周波数に変えるため、分周器５の
分周比Ｍを大きくする。すると、位相比較器２に入力さ
れる分周信号ｂの周波数が基準信号ａの周波数に対して
小さくなるため、位相比較器２の出力電圧は上がり、電
圧制御発振器４の出力信号周波数を上げるように制御が
かかり、電圧制御発振器４の出力信号周波数は切換え後
の周波数に近付いていく。このようにして、ＰＬＬシン
セサイザ１のループが動作することにより、ＰＬＬシン
セサイザ１の出力信号周波数は小さい周波数から大きい
周波数に切り換えられる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の構成では、無線通信のチャネルを切り換える場合、
分周器５の分周比を変えて、ＰＬＬシンセサイザ１のル
ープを回すことで、ＰＬＬシンセサイザ１の周波数の切
換えをおこなっているために、周波数の切換時間がＰＬ
Ｌシンセサイザ１のループフィルタ３の帯域によって制
限され、周波数の切換時間を短くすることができないと
いう問題点があった。例えば、デジタル移動体通信の基
地局等に使用する周波数シンセサイザには高速チャネル
切換が要求されるため、従来の周波数シンセサイザを使
用する場合、２つの周波数シンセサイザを切り換えて使
用する必要があり、装置のコストアップを生じていた。
来の構成では、無線通信のチャネルを切り換える場合、
分周器５の分周比を変えて、ＰＬＬシンセサイザ１のル
ープを回すことで、ＰＬＬシンセサイザ１の周波数の切
換えをおこなっているために、周波数の切換時間がＰＬ
Ｌシンセサイザ１のループフィルタ３の帯域によって制
限され、周波数の切換時間を短くすることができないと
いう問題点があった。例えば、デジタル移動体通信の基
地局等に使用する周波数シンセサイザには高速チャネル
切換が要求されるため、従来の周波数シンセサイザを使
用する場合、２つの周波数シンセサイザを切り換えて使
用する必要があり、装置のコストアップを生じていた。
【０００８】本発明は上記従来の問題点を解決するもの
で、高速のチャネル切換が可能な周波数シンセサイザを
提供することを目的とする。
で、高速のチャネル切換が可能な周波数シンセサイザを
提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載の周波数シンセサイザは、基準
信号を入力して基準信号の周波数の所定倍の固定周波数
信号を出力するＰＬＬシンセサイザと、基準信号を基準
クロックとして、外部から設定される周波数データの変
化に応じて周波数が変化する可変周波数信号を出力する
数値制御発振器と、ＰＬＬシンセサイザと数値制御発振
器とに基準信号を供給する基準信号発振器と、ＰＬＬシ
ンセサイザの出力信号と数値制御発振器の出力信号とを
合成するミキサとを有する構成を有している。
に本発明の請求項１記載の周波数シンセサイザは、基準
信号を入力して基準信号の周波数の所定倍の固定周波数
信号を出力するＰＬＬシンセサイザと、基準信号を基準
クロックとして、外部から設定される周波数データの変
化に応じて周波数が変化する可変周波数信号を出力する
数値制御発振器と、ＰＬＬシンセサイザと数値制御発振
器とに基準信号を供給する基準信号発振器と、ＰＬＬシ
ンセサイザの出力信号と数値制御発振器の出力信号とを
合成するミキサとを有する構成を有している。
【００１０】請求項２記載の周波数シンセサイザは、請
求項１記載の周波数シンセサイザにおいて、ＰＬＬシン
セサイザが、基準信号と分周された信号との位相の比較
を行って位相比較信号を出力する位相比較器と、位相比
較器から出力される位相比較信号の高調波を取り除くル
ープフィルタと、ループフィルタの出力電圧に応じた周
波数の信号は発生する電圧制御発振器と、電圧制御発振
器から出力される信号の周波数を分周した分周信号を位
相比較器に出力する分周器とを有する構成を有してい
る。
求項１記載の周波数シンセサイザにおいて、ＰＬＬシン
セサイザが、基準信号と分周された信号との位相の比較
を行って位相比較信号を出力する位相比較器と、位相比
較器から出力される位相比較信号の高調波を取り除くル
ープフィルタと、ループフィルタの出力電圧に応じた周
波数の信号は発生する電圧制御発振器と、電圧制御発振
器から出力される信号の周波数を分周した分周信号を位
相比較器に出力する分周器とを有する構成を有してい
る。
【００１１】請求項３記載の周波数シンセサイザは、請
求項１記載の周波数シンセサイザにおいて、数値制御発
振器が、基準信号を基準クロックとして周波数データに
基づく位相データの加算を行うカウンタと、カウンタか
ら出力される位相データを振幅データに変換する記憶部
と、記憶部から出力されるデジタル信号をアナログ信号
に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータから
出力されるアナログ信号の高調波を取り除いて位相デー
タが変化することにより周波数が変化する可変周波数信
号を出力するフィルタとを有する構成を有している。
求項１記載の周波数シンセサイザにおいて、数値制御発
振器が、基準信号を基準クロックとして周波数データに
基づく位相データの加算を行うカウンタと、カウンタか
ら出力される位相データを振幅データに変換する記憶部
と、記憶部から出力されるデジタル信号をアナログ信号
に変換するＤ／Ａコンバータと、Ｄ／Ａコンバータから
出力されるアナログ信号の高調波を取り除いて位相デー
タが変化することにより周波数が変化する可変周波数信
号を出力するフィルタとを有する構成を有している。
【００１２】
【作用】この構成によって、フィードバックループを形
成することにより周波数切換時間の長いＰＬＬシンセサ
イザの周波数を固定とし、フィードバックループを形成
しないことにより周波数切換時間の短い数値制御発振器
の周波数を可変としたことにより、数値制御発振器によ
り高速に周波数を切り換えることができるので、周波数
シンセサイザの高速チャネル切換が可能となる。これに
より、デジタル移動体通信の基地局等に使用する高速チ
ャネル切換が必要な周波数シンセサイザに使用する場合
にも、２つの周波数シンセサイザは必要なく、１つの周
波数シンセサイザだけで良く、装置のコストダウンが可
能となる。また、ＰＬＬ周波数シンセサイザが基準信号
と分周信号との位相差に応じて発振周波数を制御するよ
うにしたので、分周信号の位相および周波数が共に基準
信号に合致する出力信号を正確に発生することができ
る。さらに、数値制御発振器が外部設定の周波数データ
に基づく位相データに応じて変化する可変周波数信号を
出力するようにしたので、周波数データの変化に迅速に
応答して周波数が変化する出力信号を確実に得ることが
できる。
成することにより周波数切換時間の長いＰＬＬシンセサ
イザの周波数を固定とし、フィードバックループを形成
しないことにより周波数切換時間の短い数値制御発振器
の周波数を可変としたことにより、数値制御発振器によ
り高速に周波数を切り換えることができるので、周波数
シンセサイザの高速チャネル切換が可能となる。これに
より、デジタル移動体通信の基地局等に使用する高速チ
ャネル切換が必要な周波数シンセサイザに使用する場合
にも、２つの周波数シンセサイザは必要なく、１つの周
波数シンセサイザだけで良く、装置のコストダウンが可
能となる。また、ＰＬＬ周波数シンセサイザが基準信号
と分周信号との位相差に応じて発振周波数を制御するよ
うにしたので、分周信号の位相および周波数が共に基準
信号に合致する出力信号を正確に発生することができ
る。さらに、数値制御発振器が外部設定の周波数データ
に基づく位相データに応じて変化する可変周波数信号を
出力するようにしたので、周波数データの変化に迅速に
応答して周波数が変化する出力信号を確実に得ることが
できる。
【００１３】
（実施例１）以下、本発明の一実施例に係る周波数シン
セサイザについて図を用いて説明する。図１は本実施例
に係る周波数シンセサイザを示すブロック図である。図
１において、１はＰＬＬシンセサイザ、２は位相比較
器、３はループフィルタ、４は電圧制御発振器、５は分
周器、６は基準信号発振器であり、これらは図２と同様
のものなので、同一符号を付して説明は省略する。７は
可変周波数信号を出力する数値制御発振器、８は入力さ
れた基準信号ａを基準クロックとして周波数データの加
算を行うカウンタ、９はカウンタ８から出力される位相
データを振幅データに変換する記憶部、１０は記憶部９
から出力されるデジタル信号をアナログ信号に変換する
Ｄ／Ａコンバータ、１１はＤ／Ａコンバータ１０の出力
信号の高調波を取り除くフィルタ、１２はＰＬＬシンセ
サイザ１内の電圧制御発振器４の出力信号と数値制御発
振器７内のフィルタ１１の出力信号とを合成し、和の周
波数の信号を出力するミキサ、１３はミキサ１２から出
力される不要なスプリアスを取り除くフィルタである。
セサイザについて図を用いて説明する。図１は本実施例
に係る周波数シンセサイザを示すブロック図である。図
１において、１はＰＬＬシンセサイザ、２は位相比較
器、３はループフィルタ、４は電圧制御発振器、５は分
周器、６は基準信号発振器であり、これらは図２と同様
のものなので、同一符号を付して説明は省略する。７は
可変周波数信号を出力する数値制御発振器、８は入力さ
れた基準信号ａを基準クロックとして周波数データの加
算を行うカウンタ、９はカウンタ８から出力される位相
データを振幅データに変換する記憶部、１０は記憶部９
から出力されるデジタル信号をアナログ信号に変換する
Ｄ／Ａコンバータ、１１はＤ／Ａコンバータ１０の出力
信号の高調波を取り除くフィルタ、１２はＰＬＬシンセ
サイザ１内の電圧制御発振器４の出力信号と数値制御発
振器７内のフィルタ１１の出力信号とを合成し、和の周
波数の信号を出力するミキサ、１３はミキサ１２から出
力される不要なスプリアスを取り除くフィルタである。
【００１４】以上のように構成された周波数シンセサイ
ザについて、以下その動作を説明する。ＰＬＬシンセサ
イザ１の動作は従来と同様であるので、その説明は省略
するが、分周器５の分周比Ｍが固定である点のみが従来
と異なる。すなわち、ＰＬＬシンセサイザ１の出力信号
周波数は固定である。従来例と同様、位相比較器２、ル
ープフィルタ３、電圧制御発振器４および分周器５のル
ープにより、位相比較器２に入力される基準信号ａと分
周信号ｂとが同じ周波数および位相になるように制御が
かかる。これにより、ＰＬＬシンセサイザ１の出力信号
の周波数は、分周器５の分周比がＭであることにより、
基準信号ａの周波数のＭ倍となる。
ザについて、以下その動作を説明する。ＰＬＬシンセサ
イザ１の動作は従来と同様であるので、その説明は省略
するが、分周器５の分周比Ｍが固定である点のみが従来
と異なる。すなわち、ＰＬＬシンセサイザ１の出力信号
周波数は固定である。従来例と同様、位相比較器２、ル
ープフィルタ３、電圧制御発振器４および分周器５のル
ープにより、位相比較器２に入力される基準信号ａと分
周信号ｂとが同じ周波数および位相になるように制御が
かかる。これにより、ＰＬＬシンセサイザ１の出力信号
の周波数は、分周器５の分周比がＭであることにより、
基準信号ａの周波数のＭ倍となる。
【００１５】次に、数値制御発振器７について、その動
作を説明する。まず、カウンタ８は、基準信号発振器６
から出力される基準信号ａをクロックとして、周波数デ
ータをクロック毎に加算していく。周波数データは、ク
ロック毎に加算する位相データを意味し、数値制御発振
器７の周波数を決定するデータであり、外部より設定す
る。このようにして、カウンタ８は加算された位相デー
タを出力する。この位相データは記憶部９で位相データ
から振幅データに変換されて出力される。記憶部９に
は、各位相に対応する正弦波の振幅が記憶されており、
カウンタ８から位相データが入力されると、この位相デ
ータに対応する正弦波の振幅データを出力する。記憶部
９から出力された振幅データはＤ／Ａコンバータ１０で
デジタル信号からアナログ信号に変換されて出力され
る。次に、Ｄ／Ａコンバータ１０から出力されたアナロ
グ信号は、フィルタ１１で高調波を取り除かれて、数値
制御発振器７の出力信号として出力される。
作を説明する。まず、カウンタ８は、基準信号発振器６
から出力される基準信号ａをクロックとして、周波数デ
ータをクロック毎に加算していく。周波数データは、ク
ロック毎に加算する位相データを意味し、数値制御発振
器７の周波数を決定するデータであり、外部より設定す
る。このようにして、カウンタ８は加算された位相デー
タを出力する。この位相データは記憶部９で位相データ
から振幅データに変換されて出力される。記憶部９に
は、各位相に対応する正弦波の振幅が記憶されており、
カウンタ８から位相データが入力されると、この位相デ
ータに対応する正弦波の振幅データを出力する。記憶部
９から出力された振幅データはＤ／Ａコンバータ１０で
デジタル信号からアナログ信号に変換されて出力され
る。次に、Ｄ／Ａコンバータ１０から出力されたアナロ
グ信号は、フィルタ１１で高調波を取り除かれて、数値
制御発振器７の出力信号として出力される。
【００１６】次に、ＰＬＬシンセサイザ１の出力信号と
数値制御発振器７の出力信号とをミキサ１２で合成し、
和の周波数の信号を出力する。フィルタ１３では、ミキ
サ１２から発生した不要なスプリアスを取り除いて出力
する。このフィルタ１３からの出力信号が周波数シンセ
サイザの出力信号となる。
数値制御発振器７の出力信号とをミキサ１２で合成し、
和の周波数の信号を出力する。フィルタ１３では、ミキ
サ１２から発生した不要なスプリアスを取り除いて出力
する。このフィルタ１３からの出力信号が周波数シンセ
サイザの出力信号となる。
【００１７】ここで、無線通信のチャネルを変える場合
について説明する。まず、ＰＬＬシンセサイザ１では従
来、周波数を切り換える場合、分周器５の分周比Ｍを変
えて、ＰＬＬシンセサイザ１のループを回すことで、Ｐ
ＬＬシンセサイザ１の周波数の切換を行っているため、
周波数の切換時間がＰＬＬシンセサイザ１のループフィ
ルタ３の帯域によって制限され、周波数の切換時間を短
くすることができなかった。よって、上述したようにＰ
ＬＬシンセサイザ１の出力信号周波数は固定とした。次
に、数値制御発振器７では、周波数を切り換える場合、
前述したように外部より設定されるカウンタ８の周波数
データを変えて、クロック毎にカウンタ８で加算する位
相データを変えることにより、数値制御発振器７の出力
信号周波数の切換を行っているため、出力信号周波数の
切換時間を短くすることができる。よって、数値制御発
振器７の出力信号周波数は可変とした。ＰＬＬシンセサ
イザ１の出力信号と数値制御発振器７の出力信号とはミ
キサ１２で合成されて和の周波数信号が出力されるた
め、ＰＬＬシンセサイザ１の出力信号周波数が固定で
も、数値制御発振器７の出力信号周波数が可変であれ
ば、周波数シンセサイザとしては出力信号周波数は可変
となる。従って、周波数切換に時間のかかるＰＬＬシン
セサイザ１の出力信号周波数を固定とし、ＰＬＬシンセ
サイザ１のようなフィードバックループを形成すること
がないことにより周波数切換時間の短い数値制御発振器
７の出力信号周波数を変えることで、周波数シンセサイ
ザの周波数の切換を行うので、周波数切換時間の短い周
波数シンセサイザが実現できる。なお、数値制御発振器
７はその出力信号周波数の上限が１００ＭＨｚ程度に制
限されるため、数値制御発振器７のみでは、ＰＨＳ等で
必要な１ＧＨｚ以上の周波数の信号を出力できず、周波
数シンセサイザを構成することができない。
について説明する。まず、ＰＬＬシンセサイザ１では従
来、周波数を切り換える場合、分周器５の分周比Ｍを変
えて、ＰＬＬシンセサイザ１のループを回すことで、Ｐ
ＬＬシンセサイザ１の周波数の切換を行っているため、
周波数の切換時間がＰＬＬシンセサイザ１のループフィ
ルタ３の帯域によって制限され、周波数の切換時間を短
くすることができなかった。よって、上述したようにＰ
ＬＬシンセサイザ１の出力信号周波数は固定とした。次
に、数値制御発振器７では、周波数を切り換える場合、
前述したように外部より設定されるカウンタ８の周波数
データを変えて、クロック毎にカウンタ８で加算する位
相データを変えることにより、数値制御発振器７の出力
信号周波数の切換を行っているため、出力信号周波数の
切換時間を短くすることができる。よって、数値制御発
振器７の出力信号周波数は可変とした。ＰＬＬシンセサ
イザ１の出力信号と数値制御発振器７の出力信号とはミ
キサ１２で合成されて和の周波数信号が出力されるた
め、ＰＬＬシンセサイザ１の出力信号周波数が固定で
も、数値制御発振器７の出力信号周波数が可変であれ
ば、周波数シンセサイザとしては出力信号周波数は可変
となる。従って、周波数切換に時間のかかるＰＬＬシン
セサイザ１の出力信号周波数を固定とし、ＰＬＬシンセ
サイザ１のようなフィードバックループを形成すること
がないことにより周波数切換時間の短い数値制御発振器
７の出力信号周波数を変えることで、周波数シンセサイ
ザの周波数の切換を行うので、周波数切換時間の短い周
波数シンセサイザが実現できる。なお、数値制御発振器
７はその出力信号周波数の上限が１００ＭＨｚ程度に制
限されるため、数値制御発振器７のみでは、ＰＨＳ等で
必要な１ＧＨｚ以上の周波数の信号を出力できず、周波
数シンセサイザを構成することができない。
【００１８】以上のように本実施例によれば、周波数切
換時間の長いＰＬＬシンセサイザ１の周波数を固定と
し、周波数切換時間の短い数値制御発振器７の周波数を
可変としたことにより、数値制御発振器７により高速に
周波数を切り換えることができるので、周波数シンセサ
イザの高速チャネル切換が可能となる。
換時間の長いＰＬＬシンセサイザ１の周波数を固定と
し、周波数切換時間の短い数値制御発振器７の周波数を
可変としたことにより、数値制御発振器７により高速に
周波数を切り換えることができるので、周波数シンセサ
イザの高速チャネル切換が可能となる。
【００１９】
【発明の効果】以上のように本発明は、基準信号を入力
して基準信号の周波数の所定倍の固定周波数信号を出力
するＰＬＬシンセサイザと、基準信号を基準クロックと
して、外部から設定される周波数データの変化に応じて
周波数が変化する可変周波数信号を出力する数値制御発
振器と、ＰＬＬシンセサイザと数値制御発振器とに基準
信号を供給する基準信号発振器と、ＰＬＬシンセサイザ
の出力信号と数値制御発振器の出力信号とを合成するミ
キサとを有することにより、外部から設定される周波数
データの変化に応じて数値制御発振器の出力信号の周波
数を迅速に変化させることができるので、出力信号の周
波数を迅速に変化させて高速チャネル切換が可能な周波
数シンセサイザを実現することができる。
して基準信号の周波数の所定倍の固定周波数信号を出力
するＰＬＬシンセサイザと、基準信号を基準クロックと
して、外部から設定される周波数データの変化に応じて
周波数が変化する可変周波数信号を出力する数値制御発
振器と、ＰＬＬシンセサイザと数値制御発振器とに基準
信号を供給する基準信号発振器と、ＰＬＬシンセサイザ
の出力信号と数値制御発振器の出力信号とを合成するミ
キサとを有することにより、外部から設定される周波数
データの変化に応じて数値制御発振器の出力信号の周波
数を迅速に変化させることができるので、出力信号の周
波数を迅速に変化させて高速チャネル切換が可能な周波
数シンセサイザを実現することができる。
【００２０】また、ＰＬＬシンセサイザが、基準信号と
分周された信号との位相の比較を行って位相比較信号を
出力する位相比較器と、位相比較器から出力される位相
比較信号の高調波を取り除くループフィルタと、ループ
フィルタの出力電圧に応じた周波数の信号は発生する電
圧制御発振器と、電圧制御発振器から出力される信号の
周波数を分周した分周信号を位相比較器に出力する分周
器とを有することにより、基準信号と分周信号との位相
差に応じてＰＬＬシンセサイザの発振周波数を制御する
ようにしたので、分周信号の位相および周波数が共に基
準信号に合致する出力信号を正確に発生することが可能
な周波数シンセサイザを実現することができる。
分周された信号との位相の比較を行って位相比較信号を
出力する位相比較器と、位相比較器から出力される位相
比較信号の高調波を取り除くループフィルタと、ループ
フィルタの出力電圧に応じた周波数の信号は発生する電
圧制御発振器と、電圧制御発振器から出力される信号の
周波数を分周した分周信号を位相比較器に出力する分周
器とを有することにより、基準信号と分周信号との位相
差に応じてＰＬＬシンセサイザの発振周波数を制御する
ようにしたので、分周信号の位相および周波数が共に基
準信号に合致する出力信号を正確に発生することが可能
な周波数シンセサイザを実現することができる。
【００２１】さらに、数値制御発振器が、基準信号を基
準クロックとして周波数データに基づく位相データの加
算を行うカウンタと、カウンタから出力される位相デー
タを振幅データに変換する記憶部と、記憶部から出力さ
れるデジタル信号をアナログ信号に変換するＤ／Ａコン
バータと、Ｄ／Ａコンバータから出力されるアナログ信
号の高調波を取り除いて位相データが変化することによ
り周波数が変化する可変周波数信号を出力するフィルタ
とを有することにより、外部設定の周波数データに基づ
く位相データに応じて変化する可変周波数信号を数値制
御発振器から出力するようにしたので、周波数データの
変化に迅速に応答して周波数が変化する出力信号を確実
に得ることが可能な周波数シンセサイザを実現すること
ができる。
準クロックとして周波数データに基づく位相データの加
算を行うカウンタと、カウンタから出力される位相デー
タを振幅データに変換する記憶部と、記憶部から出力さ
れるデジタル信号をアナログ信号に変換するＤ／Ａコン
バータと、Ｄ／Ａコンバータから出力されるアナログ信
号の高調波を取り除いて位相データが変化することによ
り周波数が変化する可変周波数信号を出力するフィルタ
とを有することにより、外部設定の周波数データに基づ
く位相データに応じて変化する可変周波数信号を数値制
御発振器から出力するようにしたので、周波数データの
変化に迅速に応答して周波数が変化する出力信号を確実
に得ることが可能な周波数シンセサイザを実現すること
ができる。
【図１】本実施例に係る周波数シンセサイザを示すブロ
ック図
ック図
【図２】従来の周波数シンセサイザの構成を示すブロッ
ク図
ク図
１ ＰＬＬシンセサイザ ２ 位相比較器 ３ ループフィルタ ４ 電圧制御発振器 ５ 分周器 ６ 基準信号発振器 ７ 数値制御発振器 ８ カウンタ ９ 記憶部 １０ Ｄ／Ａコンバータ １１、１３ フィルタ １２ ミキサ
Claims (3)
- 【請求項１】基準信号を入力して前記基準信号の周波数
の所定倍の固定周波数信号を出力するＰＬＬシンセサイ
ザと、前記基準信号を基準クロックとして、外部から設
定される周波数データの変化に応じて周波数が変化する
可変周波数信号を出力する数値制御発振器と、前記ＰＬ
Ｌシンセサイザと前記数値制御発振器とに前記基準信号
を供給する基準信号発振器と、前記ＰＬＬシンセサイザ
の出力信号と前記数値制御発振器の出力信号とを合成す
るミキサとを有することを特徴とする周波数シンセサイ
ザ。 - 【請求項２】前記ＰＬＬシンセサイザは、前記基準信号
と分周された信号との位相の比較を行って位相比較信号
を出力する位相比較器と、前記位相比較器から出力され
る位相比較信号の高調波を取り除くループフィルタと、
前記ループフィルタの出力電圧に応じた周波数の信号は
発生する電圧制御発振器と、前記電圧制御発振器から出
力される信号の周波数を分周した分周信号を前記位相比
較器に出力する分周器とを有することを特徴とする請求
項１記載の周波数シンセサイザ。 - 【請求項３】前記数値制御発振器は、前記基準信号を基
準クロックとして前記周波数データに基づく位相データ
の加算を行うカウンタと、前記カウンタから出力される
位相データを振幅データに変換する記憶部と、前記記憶
部から出力されるデジタル信号をアナログ信号に変換す
るＤ／Ａコンバータと、前記Ｄ／Ａコンバータから出力
されるアナログ信号の高調波を取り除いて前記位相デー
タが変化することにより周波数が変化する可変周波数信
号を出力するフィルタとを有することを特徴とする請求
項１記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233735A JPH0983249A (ja) | 1995-09-12 | 1995-09-12 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233735A JPH0983249A (ja) | 1995-09-12 | 1995-09-12 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0983249A true JPH0983249A (ja) | 1997-03-28 |
Family
ID=16959760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7233735A Pending JPH0983249A (ja) | 1995-09-12 | 1995-09-12 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0983249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004035532A1 (de) * | 2004-07-22 | 2006-02-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zum Erzeugen eines Referenztaktübertragungssignals und Ableiten eines Referenztakts aus demselben |
-
1995
- 1995-09-12 JP JP7233735A patent/JPH0983249A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102004035532A1 (de) * | 2004-07-22 | 2006-02-16 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zum Erzeugen eines Referenztaktübertragungssignals und Ableiten eines Referenztakts aus demselben |
| DE102004035532B4 (de) * | 2004-07-22 | 2010-06-10 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Vorrichtung und Verfahren zum Erzeugen eines Referenztaktübertragungssignals und Ableiten eines Referenztakts aus demselben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734970A (en) | Single oscillator transceiver with multiple frequency converters | |
| KR960700578A (ko) | 자동 주파수 제어 장치(Automatic Frequency Control Apparatus) | |
| JPH06334559A (ja) | ディジタル方式無線電話機 | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| US8008979B2 (en) | Frequency synthesizer and radio transmitting apparatus | |
| JPS6256689B2 (ja) | ||
| JPH0923158A (ja) | 周波数シンセサイザ | |
| KR20010093099A (ko) | 위상 동기 루프 주파수 생성 회로 및 그 회로를 사용하는수신기 | |
| US20020090917A1 (en) | Frequency synthesizer and method of generating frequency-divided signal | |
| JP2000049646A (ja) | 無線回路装置 | |
| JPH0983249A (ja) | 周波数シンセサイザ | |
| KR101757445B1 (ko) | 주파수 합성 장치 및 이의 주파수 합성 방법 | |
| KR100707221B1 (ko) | 광대역 주파수 합성기 | |
| JPH09270706A (ja) | Ｐｌｌ回路 | |
| JP2002076889A (ja) | 周波数シンセサイザ | |
| JPH09148928A (ja) | 周波数シンセサイザ | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0758636A (ja) | 周波数シンセサイザ | |
| US20080079500A1 (en) | Method And System For A Local Oscillator (LO) Generator Architecture For Multi-Band Wireless Systems | |
| CN207910759U (zh) | 频率合成器 | |
| JPH08204554A (ja) | ダイレクト・デジタル・シンセサイザ位相同期発振回路 | |
| JP3248453B2 (ja) | 発振装置 | |
| Valenta et al. | Hybrid dual-mode frequency synthesis for cognitive multi-radio front-ends | |
| JPH0865159A (ja) | 周波数シンセサイザ |