JPH04260238A - クロックの周波数ずれ検出装置 - Google Patents
クロックの周波数ずれ検出装置Info
- Publication number
- JPH04260238A JPH04260238A JP3021782A JP2178291A JPH04260238A JP H04260238 A JPH04260238 A JP H04260238A JP 3021782 A JP3021782 A JP 3021782A JP 2178291 A JP2178291 A JP 2178291A JP H04260238 A JPH04260238 A JP H04260238A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- detection device
- pulses
- frequency
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、クロック周波数の異
常を検出するためのクロックの周波数ずれ検出装置に関
する。
常を検出するためのクロックの周波数ずれ検出装置に関
する。
【０００２】同期網における各局装置では、入力する信
号からクロックを抽出してそれを装置内で使用している
が、これが使えない場合を考えて、内部に固定発振器を
予備のクロック源として設けている。
号からクロックを抽出してそれを装置内で使用している
が、これが使えない場合を考えて、内部に固定発振器を
予備のクロック源として設けている。
【０００３】
【従来の技術】従来は、同期網インターフェイスによる
装置間接続は、数メガビット／秒程度の低次群のみで行
われていたので、クロック周波数の多少のずれは同期を
とるためにはそれほど問題とはならなかった。したがっ
て、クロック周波数の異常を検出する技術は必要とされ
ていなかった。
装置間接続は、数メガビット／秒程度の低次群のみで行
われていたので、クロック周波数の多少のずれは同期を
とるためにはそれほど問題とはならなかった。したがっ
て、クロック周波数の異常を検出する技術は必要とされ
ていなかった。
【０００４】
【発明が解決しようとする課題】しかし、最新の幹線系
伝送においては、１５５．５２メガビット／秒のＮ倍と
いう標準化された同期網のノードインタフェイスが確立
され、高次群レベルで同期をとる必要が出てきた。これ
に伴って、同期をとるために各装置間の信号速度を一致
させること、即ち、各装置の信号出力用のクロックのば
らつきをなくすことが重要になってきている。
伝送においては、１５５．５２メガビット／秒のＮ倍と
いう標準化された同期網のノードインタフェイスが確立
され、高次群レベルで同期をとる必要が出てきた。これ
に伴って、同期をとるために各装置間の信号速度を一致
させること、即ち、各装置の信号出力用のクロックのば
らつきをなくすことが重要になってきている。
【０００５】このような装置は、通常は入力する信号か
らクロックを抽出し、それを装置内で使用しているので
問題は生じない。しかし、内部に持っている予備の固定
発信器にクロック源を切り換えたときに、通常時のクロ
ック源との間に信号の同期がとれなくなるような周波数
のずれがあってはならない。
らクロックを抽出し、それを装置内で使用しているので
問題は生じない。しかし、内部に持っている予備の固定
発信器にクロック源を切り換えたときに、通常時のクロ
ック源との間に信号の同期がとれなくなるような周波数
のずれがあってはならない。
【０００６】そこで本発明は、２つのクロック源の周波
数のずれの程度を検出することができるクロックの周波
数ずれ検出装置を提供することを目的とする。
数のずれの程度を検出することができるクロックの周波
数ずれ検出装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のクロックの周波数ずれ検出装置１０は、図
１に示されるように、２つのクロック源１１，１２から
各々のクロックパルスを入力してその両クロックパルス
の所定時間あたりのパルス数の差を検出するクロックパ
ルス差検出手段２０と、上記クロックパルス差検出手段
２０により検出された上記パルス数の差を許容限界値と
比較してその比較結果にもとづく判定信号を出力する判
定手段２２とを設けたことを特徴とする。
め、本発明のクロックの周波数ずれ検出装置１０は、図
１に示されるように、２つのクロック源１１，１２から
各々のクロックパルスを入力してその両クロックパルス
の所定時間あたりのパルス数の差を検出するクロックパ
ルス差検出手段２０と、上記クロックパルス差検出手段
２０により検出された上記パルス数の差を許容限界値と
比較してその比較結果にもとづく判定信号を出力する判
定手段２２とを設けたことを特徴とする。
【０００８】なお、上記２つのクロック源１１，１２か
ら出力されたクロックパルスを、各々分周器１３，１４
に通し、共に所定の周波数レベルに揃えて上記クロック
パルス差検出手段２０に入力してもよく、上記２つのク
ロック源１１，１２のうち一方のクロック源１２は同期
網の各装置１内に設け、他方のクロック源１１は上記同
期網の各装置１の外部に設けてもよい。
ら出力されたクロックパルスを、各々分周器１３，１４
に通し、共に所定の周波数レベルに揃えて上記クロック
パルス差検出手段２０に入力してもよく、上記２つのク
ロック源１１，１２のうち一方のクロック源１２は同期
網の各装置１内に設け、他方のクロック源１１は上記同
期網の各装置１の外部に設けてもよい。
【０００９】また、本発明のクロックの周波数ずれ検出
装置を適用した同期網のクロック故障検出装置は、周波
数ずれ検出装置１０を同期網の各装置１に設けると共に
、その各周波数ずれ検出装置１０から出力される判定信
号を入力して、どのクロック源１１，１２に異常がある
かを判定する異常クロック源判定手段３０を設けたこと
を特徴とし、あるいは、一つの装置１内に複数の内部ク
ロック源１２を有する同期網において、周波数ずれ検出
装置１０を各内部クロック源１２に対応して設けたこと
を特徴とする。
装置を適用した同期網のクロック故障検出装置は、周波
数ずれ検出装置１０を同期網の各装置１に設けると共に
、その各周波数ずれ検出装置１０から出力される判定信
号を入力して、どのクロック源１１，１２に異常がある
かを判定する異常クロック源判定手段３０を設けたこと
を特徴とし、あるいは、一つの装置１内に複数の内部ク
ロック源１２を有する同期網において、周波数ずれ検出
装置１０を各内部クロック源１２に対応して設けたこと
を特徴とする。
【００１０】また、周波数ずれ検出装置１０を同期網の
各装置１に設けると共に、その各周波数ずれ検出装置１
０のクロックパルス差検出手段２０から出力されるパル
ス数の差を経時的に入力して、上記パルス数の差の時間
変化からどのクロック源１１，１２に異常が起きるかを
予知する異常クロック源予知手段４０を設けたことを特
徴とし、あるいは、周波数ずれ検出装置１０を同期網の
各装置１に設けると共に、その周波数ずれ検出装置１０
から出力される判定信号を両隣の装置１の周波数ずれ検
出装置１０から出力される判定信号と比較して、どのク
ロック源１１，１２に異常があるかを判定する異常クロ
ック源判定手段２３を各装置１に設けたことを特徴とす
る。
各装置１に設けると共に、その各周波数ずれ検出装置１
０のクロックパルス差検出手段２０から出力されるパル
ス数の差を経時的に入力して、上記パルス数の差の時間
変化からどのクロック源１１，１２に異常が起きるかを
予知する異常クロック源予知手段４０を設けたことを特
徴とし、あるいは、周波数ずれ検出装置１０を同期網の
各装置１に設けると共に、その周波数ずれ検出装置１０
から出力される判定信号を両隣の装置１の周波数ずれ検
出装置１０から出力される判定信号と比較して、どのク
ロック源１１，１２に異常があるかを判定する異常クロ
ック源判定手段２３を各装置１に設けたことを特徴とす
る。
【００１１】
【作用】本発明のクロックの周波数ずれ検出装置１０に
おいては、２つのクロック源１１，１２からのクロック
パルスがクロックパルス差検出手段２０に入力されて、
そこでパルス数の差が検出され、次いでそのパルス数の
差が判定手段２２において許容限界値と比較され、その
比較結果にもとづく判定信号が判定手段から出力される
。
おいては、２つのクロック源１１，１２からのクロック
パルスがクロックパルス差検出手段２０に入力されて、
そこでパルス数の差が検出され、次いでそのパルス数の
差が判定手段２２において許容限界値と比較され、その
比較結果にもとづく判定信号が判定手段から出力される
。
【００１２】
【実施例】図面を参照して実施例を説明する。
【００１３】図２において、１１は、同期網に接続され
た各装置１に対して統一したクロックパルスを供給する
ために装置１外に設けられた外部発振器（外部クロック
源）。１２は、各装置１内に予備のクロック源として設
けられた固定の内部発振器（内部クロック源）である。
た各装置１に対して統一したクロックパルスを供給する
ために装置１外に設けられた外部発振器（外部クロック
源）。１２は、各装置１内に予備のクロック源として設
けられた固定の内部発振器（内部クロック源）である。
【００１４】１０は本発明のクロックの周波数ずれ検出
装置である。１３は、外部発振器１１からクロックパル
スを入力して、基準周波数ｆ′レベルに分周して速度を
揃えるための第１の分周器であり、例えば入力周波数ｆ
ｏを１／ｍに分周して、基準周波数ｆ′レベルの周波数
ｆｏ′のクロックパルスを出力する。
装置である。１３は、外部発振器１１からクロックパル
スを入力して、基準周波数ｆ′レベルに分周して速度を
揃えるための第１の分周器であり、例えば入力周波数ｆ
ｏを１／ｍに分周して、基準周波数ｆ′レベルの周波数
ｆｏ′のクロックパルスを出力する。
【００１５】なお、基準周波数ｆ′は、装置１内で信号
送出に用いられる周波数のなかで最低の周波数であり、
例えば数メガないし数十メガヘルツ／秒程度である。
送出に用いられる周波数のなかで最低の周波数であり、
例えば数メガないし数十メガヘルツ／秒程度である。
【００１６】１４は、内部発振器１２からクロックパル
スを入力して、基準周波数ｆ′レベルに分周するための
第２の分周器であり、例えば入力周波数ｆｉを１／ｎに
分周して、基準周波数ｆ′レベルの周波数ｆｉ′のクロ
ックパルスを出力する。
スを入力して、基準周波数ｆ′レベルに分周するための
第２の分周器であり、例えば入力周波数ｆｉを１／ｎに
分周して、基準周波数ｆ′レベルの周波数ｆｉ′のクロ
ックパルスを出力する。
【００１７】第１の分周器１３から出力されるクロック
パルスは第１のカウンタ１５に入力され、第２の分周器
１４から出力されるクロックパルスは第２のカウンタ１
６に入力される。また、両カウンタ１５，１６には、タ
イマ１８から同じカウント時間Ｔ秒を設定するタイミン
グ信号が入力される。
パルスは第１のカウンタ１５に入力され、第２の分周器
１４から出力されるクロックパルスは第２のカウンタ１
６に入力される。また、両カウンタ１５，１６には、タ
イマ１８から同じカウント時間Ｔ秒を設定するタイミン
グ信号が入力される。
【００１８】両カウンタ１５，１６においては、入力パ
ルスのパルス数が共通のカウント時間（Ｔ秒間）の間各
々カウントされて、そのパルス数ｆｏ′Ｔ，ｆｉ′Ｔを
示す信号が各カウンタ１５，１６から第１の比較器２０
に入力される。
ルスのパルス数が共通のカウント時間（Ｔ秒間）の間各
々カウントされて、そのパルス数ｆｏ′Ｔ，ｆｉ′Ｔを
示す信号が各カウンタ１５，１６から第１の比較器２０
に入力される。
【００１９】第１の比較器２０においては、入力された
２つのパルス数ｆｏ′Ｔとｆｉ′Ｔとの差ｘ（ｘ＝｜ｆ
ｏ′Ｔ―ｆｉ′Ｔ｜）が演算されて出力される。
２つのパルス数ｆｏ′Ｔとｆｉ′Ｔとの差ｘ（ｘ＝｜ｆ
ｏ′Ｔ―ｆｉ′Ｔ｜）が演算されて出力される。
【００２０】２１は、本装置が配置されている同期網に
おいて信号の同期をとることができる周波数のずれの限
界値を記憶したメモリであり、具体的には、上述の基準
時間（Ｔ秒間）におけるクロックパルス数のずれの許容
限界値Ｓが記憶されている。
おいて信号の同期をとることができる周波数のずれの限
界値を記憶したメモリであり、具体的には、上述の基準
時間（Ｔ秒間）におけるクロックパルス数のずれの許容
限界値Ｓが記憶されている。
【００２１】許容限界値Ｓは、中心周波数±ａ［ｐｐｍ
］とすると、 Ｓ＝ｆ′（１＋ａ）−ｆ′（１−ａ）＝２ｆ′（ａ）で
ある。
］とすると、 Ｓ＝ｆ′（１＋ａ）−ｆ′（１−ａ）＝２ｆ′（ａ）で
ある。
【００２２】第１の比較器２０からの出力値ｘは第２の
比較器２２に入力され、そこで、メモリ２１に記憶され
た許容限界値Ｓと比較される。そして、基準時間Ｔ秒あ
たりの２つのクロックパルス数の差ｘが許容限界値Ｓ以
上あるときは、その旨を示す警告信号（以下「アラーム
」という）として「１」が第２の比較器２２から出力さ
れ、ｘがＳより小さいときには「０」が出力される。
比較器２２に入力され、そこで、メモリ２１に記憶され
た許容限界値Ｓと比較される。そして、基準時間Ｔ秒あ
たりの２つのクロックパルス数の差ｘが許容限界値Ｓ以
上あるときは、その旨を示す警告信号（以下「アラーム
」という）として「１」が第２の比較器２２から出力さ
れ、ｘがＳより小さいときには「０」が出力される。
【００２３】このようにして、同期網に接続された各装
置１において、外部発振器１１と内部発振器１２との周
波数のずれが、信号の周期をとれなくなる程度に大きく
なっているときには、第２の比較器２２からアラーム「
１」が出力される。
置１において、外部発振器１１と内部発振器１２との周
波数のずれが、信号の周期をとれなくなる程度に大きく
なっているときには、第２の比較器２２からアラーム「
１」が出力される。
【００２４】図３は、本発明のクロックの周波数ずれ検
出装置を適用した同期網の故障検出装置の第１の例を示
しており、１０は、各装置１（１ａ，１ｂ…）内に設け
られた本発明のクロックの周波数ずれ検出装置である。
出装置を適用した同期網の故障検出装置の第１の例を示
しており、１０は、各装置１（１ａ，１ｂ…）内に設け
られた本発明のクロックの周波数ずれ検出装置である。
【００２５】図３に示された同期網には、全体の動作を
監視するためのネットワーク監視装置３０が設けられて
おり、各装置１（１ａ，１ｂ…）内のクロックの周波数
ずれ検出装置１０からネットワーク監視装置３０に対し
て、オーバーヘッドの１ビットを用いてアラームが送ら
れるようになっている。
監視するためのネットワーク監視装置３０が設けられて
おり、各装置１（１ａ，１ｂ…）内のクロックの周波数
ずれ検出装置１０からネットワーク監視装置３０に対し
て、オーバーヘッドの１ビットを用いてアラームが送ら
れるようになっている。
【００２６】監視装置３０には、入力されるアラーム数
をカウントするカウンタと、カウンタの出力を判定する
判定回路とが設けられており（図示せず）、アラーム数
が多いときには外部発振器１１の故障であり、アラーム
数が少ないときには、アラームを発している装置１内の
内部発振器１２の故障であることを判定することができ
る。
をカウントするカウンタと、カウンタの出力を判定する
判定回路とが設けられており（図示せず）、アラーム数
が多いときには外部発振器１１の故障であり、アラーム
数が少ないときには、アラームを発している装置１内の
内部発振器１２の故障であることを判定することができ
る。
【００２７】図４は、同期網中の一つの装置１内に複数
（例えば３つ）の内部発振器１２…が設けられている場
合を示しており、その各内部発振器１２…のクロックパ
ルス周波数を外部発振器１１のクロックパルス周波数と
比較するために、その一つの装置１内に、各内部発振器
１２…に対応して、本発明のクロックの周波数ずれ検出
装置１０が設けられている。
（例えば３つ）の内部発振器１２…が設けられている場
合を示しており、その各内部発振器１２…のクロックパ
ルス周波数を外部発振器１１のクロックパルス周波数と
比較するために、その一つの装置１内に、各内部発振器
１２…に対応して、本発明のクロックの周波数ずれ検出
装置１０が設けられている。
【００２８】この場合にも、図３に示されるシステムと
同様に、各クロックの周波数ずれ検出装置１０からネッ
トワーク監視装置３０に対してアラームが送られるよう
になっていて、アラーム数が多いときには外部発振器１
１の故障であり、アラーム数が少ないときには、アラー
ムを発している内部発振器１２の故障であると判定され
る。
同様に、各クロックの周波数ずれ検出装置１０からネッ
トワーク監視装置３０に対してアラームが送られるよう
になっていて、アラーム数が多いときには外部発振器１
１の故障であり、アラーム数が少ないときには、アラー
ムを発している内部発振器１２の故障であると判定され
る。
【００２９】図５は、図３と同様の構成をとる同期網シ
ステムのネットワーク監視装置４０において、各クロッ
クの周波数ずれ検出装置１０中の第１の比較器２０から
出力される信号を入力するようにしたものであり、外部
発振器１１をクロック源とするクロックパルスと内部発
振器１２をクロック源とするクロックパルスとの差ｘを
経時的（例えば１時間毎）に監視して、ｘの時間変化か
ら、どの発振器が故障しようとしているか故障の予知を
することができるようにしたものである。
ステムのネットワーク監視装置４０において、各クロッ
クの周波数ずれ検出装置１０中の第１の比較器２０から
出力される信号を入力するようにしたものであり、外部
発振器１１をクロック源とするクロックパルスと内部発
振器１２をクロック源とするクロックパルスとの差ｘを
経時的（例えば１時間毎）に監視して、ｘの時間変化か
ら、どの発振器が故障しようとしているか故障の予知を
することができるようにしたものである。
【００３０】この場合、例えば図示６に示されるように
、第１番目の装置１（１ａ）においてだけｘが増大しつ
つあれば、その装置１（１ａ）内の内部発振器１２が故
障しつつあることがわかる。また、図７に示されるよう
に、ほとんど総ての装置１（１ａ，１ｂ…）においてｘ
が増大しつつあれば、外部発振器１１が故障しつつある
ことがわかる。
、第１番目の装置１（１ａ）においてだけｘが増大しつ
つあれば、その装置１（１ａ）内の内部発振器１２が故
障しつつあることがわかる。また、図７に示されるよう
に、ほとんど総ての装置１（１ａ，１ｂ…）においてｘ
が増大しつつあれば、外部発振器１１が故障しつつある
ことがわかる。
【００３１】図８は、同期網にネットワーク監視装置を
設けず、各装置１（１ａ，１ｂ…）において両隣の装置
１（１ａ、１ｂ…）とデータの比較をすることによって
故障検出をするようにしたものである。
設けず、各装置１（１ａ，１ｂ…）において両隣の装置
１（１ａ、１ｂ…）とデータの比較をすることによって
故障検出をするようにしたものである。
【００３２】図９は、そのために各装置１に設けられた
回路構成を、第３番目の装置１ｃを例にとって示してい
る。
回路構成を、第３番目の装置１ｃを例にとって示してい
る。
【００３３】図中４１は、両隣の第２番目及び第４番目
の装置１ｂ，１ｄからの光信号を受信する左右両端の光
受信部である。その受信信号中から、両隣の装置１で検
出された外部発振器１１をクロック源とするクロックパ
ルスと内部発振器１２をクロック源とするクロックパル
スとの差の有無の情報（「０」又は「１」の１ビット情
報）が、次のオーバーヘッド終端回路４２で分離されて
周波数ずれ検出装置１０に付加された第３の比較器２３
に入力される。
の装置１ｂ，１ｄからの光信号を受信する左右両端の光
受信部である。その受信信号中から、両隣の装置１で検
出された外部発振器１１をクロック源とするクロックパ
ルスと内部発振器１２をクロック源とするクロックパル
スとの差の有無の情報（「０」又は「１」の１ビット情
報）が、次のオーバーヘッド終端回路４２で分離されて
周波数ずれ検出装置１０に付加された第３の比較器２３
に入力される。
【００３４】４３及び４４は、受信された光信号を低次
群信号に分離するデマルチプレクサと、低次群信号を多
重化して光送信部４６に送るマルチプレクサである。
群信号に分離するデマルチプレクサと、低次群信号を多
重化して光送信部４６に送るマルチプレクサである。
【００３５】光送信部４６の手前には、この装置１ｃ内
の周波数ずれ検出装置１０の第２の比較器２２から出力
されるパルス数差の有無を示す１ビット情報（アラーム
なしのとき「０」、アラーム有りのとき「１」）をオー
バーヘッドに付加するオーバーヘッド付加回路４５が設
けられており、この情報が光送信部４６から両隣の装置
１ｄ，１ｂに送られる。
の周波数ずれ検出装置１０の第２の比較器２２から出力
されるパルス数差の有無を示す１ビット情報（アラーム
なしのとき「０」、アラーム有りのとき「１」）をオー
バーヘッドに付加するオーバーヘッド付加回路４５が設
けられており、この情報が光送信部４６から両隣の装置
１ｄ，１ｂに送られる。
【００３６】そして、第３の比較器２３においては、自
局である第３番目の装置１ｃと両隣の第２番目及び第４
番目の装置１ｂ，１ｄにおけるパルス数差の有無を示す
１ビット情報が比較判定されて、その判定結果が出力さ
れる。
局である第３番目の装置１ｃと両隣の第２番目及び第４
番目の装置１ｂ，１ｄにおけるパルス数差の有無を示す
１ビット情報が比較判定されて、その判定結果が出力さ
れる。
【００３７】図１０はその判定の内容を示したものであ
り、同期網を監視するためのネットワーク監視装置を設
けることなく、伝送路のオーバーヘッドに１ビットを付
加するだけで、外部発振器と内部発振器の周波数精度変
化を検出することができる。
り、同期網を監視するためのネットワーク監視装置を設
けることなく、伝送路のオーバーヘッドに１ビットを付
加するだけで、外部発振器と内部発振器の周波数精度変
化を検出することができる。
【００３８】
【発明の効果】本発明のクロックの周波数ずれ検出装置
によれば、２つのクロック源からのクロックパルスのパ
ルス数を比較してその差を許容限界値と比較することに
より、両クロック源の周波数のずれの程度を検出するこ
とができ、同期網におけるクロック源の故障検出や故障
予知を行うことができる等の優れた効果を有する。
によれば、２つのクロック源からのクロックパルスのパ
ルス数を比較してその差を許容限界値と比較することに
より、両クロック源の周波数のずれの程度を検出するこ
とができ、同期網におけるクロック源の故障検出や故障
予知を行うことができる等の優れた効果を有する。
【図１】本発明の構成図である。
【図２】実施例の構成図である。
【図３】本発明を適用した同期網の略示図である。
【図４】本発明を適用した同期網中の装置の略示図であ
る。
る。
【図５】本発明を適用した同期網の略示図である。
【図６】同期網における検出状態を示す線図である。
【図７】同期網における検出状態を示す線図である。
【図８】本発明を適用した同期網の略示図である。
【図９】同期網の一装置内の構成図である。
【図１０】同期網の各局における判定内容を示す図表で
ある。
ある。
１１ 外部発振器（クロック源）
１２ 内部発振器（クロック源）
２０ 第１の比較器（クロックパルス差検出手段）２
２ 第２の比較器（判定手段）
２ 第２の比較器（判定手段）
Claims (7)
- 【請求項１】２つのクロック源（１１，１２）から各々
のクロックパルスを入力してその両クロックパルスの所
定時間あたりのパルス数の差を検出するクロックパルス
差検出手段（２０）と、上記クロックパルス差検出手段
（２０）により検出された上記パルス数の差を許容限界
値と比較してその比較結果にもとづく判定信号を出力す
る判定手段（２２）とを設けたことを特徴とするクロッ
クの周波数ずれ検出装置（１０）。 - 【請求項２】上記２つのクロック源（１１，１２）から
出力されたクロックパルスは、各々分周器（１３，１４
）に通され、共に所定の周波数レベルに揃えられて上記
クロックパルス差検出手段（２０）に入力される請求項
１記載のクロックの周波数ずれ検出装置（１０）。 - 【請求項３】上記２つのクロック源（１１，１２）のう
ち一方のクロック源（１２）は同期網の各装置（１）内
に設けられ、他方のクロック源（１１）は上記同期網の
各装置（１）の外部に設けられている請求項１又は２記
載のクロックの周波数ずれ検出装置（１０）。 - 【請求項４】請求項３に記載された周波数ずれ検出装置
（１０）を同期網の各装置（１）に設けると共に、その
各周波数ずれ検出装置（１０）から出力される判定信号
を入力して、どのクロック源（１１，１２）に異常があ
るかを判定する異常クロック源判定手段（３０）を設け
たことを特徴とする同期網のクロック故障検出装置。 - 【請求項５】一つの装置（１）内に複数の内部クロック
源（１２）を有する同期網において、請求項３に記載さ
れた周波数ずれ検出装置（１０）を各内部クロック源（
１２）に対応して設けたことを特徴とする同期網のクロ
ック故障検出装置。 - 【請求項６】請求項３に記載されたクロックの周波数ず
れ検出装置（１０）を同期網の各装置（１）に設けると
共に、その各クロックパルス差検出手段（２０）から出
力されるパルス数の差を経時的に入力して、上記パルス
数の差の時間変化からどのクロック源（１１，１２）に
異常が起きるかを予知する異常クロック源予知手段（４
０）を設けたことを特徴とする同期網のクロック故障検
出装置。 - 【請求項７】請求項３に記載されたクロックの周波数ず
れ検出装置（１０）を同期網の各装置（１）に設けると
共に、その周波数ずれ検出装置（１０）から出力される
判定信号を両隣の装置（１）の周波数ずれ検出装置（１
０）から出力される判定信号と比較して、どのクロック
源（１１，１２）に異常があるかを判定する異常クロッ
ク源判定手段（２３）を各装置（１）に設けたことを特
徴とする同期網のクロック故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021782A JPH04260238A (ja) | 1991-02-15 | 1991-02-15 | クロックの周波数ずれ検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3021782A JPH04260238A (ja) | 1991-02-15 | 1991-02-15 | クロックの周波数ずれ検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260238A true JPH04260238A (ja) | 1992-09-16 |
Family
ID=12064634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3021782A Withdrawn JPH04260238A (ja) | 1991-02-15 | 1991-02-15 | クロックの周波数ずれ検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260238A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08331109A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 周波数逸脱検出回路 |
| JP2008252864A (ja) * | 2007-03-29 | 2008-10-16 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
| US7643598B2 (en) | 2004-10-26 | 2010-01-05 | Electronics And Telecommunications Research Institute | Frequency lock detector |
| JP2010288084A (ja) * | 2009-06-11 | 2010-12-24 | Ntt Advanced Technology Corp | クロック供給システム、クロック供給装置、網同期クロック管理装置、およびコンピュータプログラム |
| CN102713648A (zh) * | 2010-01-18 | 2012-10-03 | 罗伯特·博世有限公司 | 用于监控频率信号的方法和设备 |
-
1991
- 1991-02-15 JP JP3021782A patent/JPH04260238A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08331109A (ja) * | 1995-05-31 | 1996-12-13 | Nec Corp | 周波数逸脱検出回路 |
| US5796272A (en) * | 1995-05-31 | 1998-08-18 | Nec Corporation | Frequency deviation detection circuit |
| US7643598B2 (en) | 2004-10-26 | 2010-01-05 | Electronics And Telecommunications Research Institute | Frequency lock detector |
| JP2008252864A (ja) * | 2007-03-29 | 2008-10-16 | Hynix Semiconductor Inc | 半導体装置及びその駆動方法 |
| JP2010288084A (ja) * | 2009-06-11 | 2010-12-24 | Ntt Advanced Technology Corp | クロック供給システム、クロック供給装置、網同期クロック管理装置、およびコンピュータプログラム |
| CN102713648A (zh) * | 2010-01-18 | 2012-10-03 | 罗伯特·博世有限公司 | 用于监控频率信号的方法和设备 |
| JP2013517486A (ja) * | 2010-01-18 | 2013-05-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 周波数信号を監視するための方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0263773B1 (en) | Symmetrization for redundant channels | |
| US4979191A (en) | Autonomous N-modular redundant fault tolerant clock system | |
| JPH07177130A (ja) | エラーカウント回路 | |
| KR910005493B1 (ko) | 동기식 다중화 장치의 리프레임 회로 | |
| KR20010013491A (ko) | 다수결(多數決)용 하드웨어 설계와, 다수결의 테스트 및유지관리 | |
| US20210302499A1 (en) | Clock frequency monitoring device and clock frequency monitoring method | |
| JP4413358B2 (ja) | 障害監視システム及び障害通知方法 | |
| US3754102A (en) | Frame synchronization system | |
| JPH04260238A (ja) | クロックの周波数ずれ検出装置 | |
| JP2861932B2 (ja) | バーストフレーム位相同期回路 | |
| US6023771A (en) | Clock redundancy system | |
| US5946362A (en) | Apparatus for detecting clock failure for use in a synchronous transmission system | |
| US5068879A (en) | Monitoring of digital transmission systems | |
| US6052007A (en) | Phase control method and apparatus for synchronizing dual link transmission signals | |
| JPH06104882A (ja) | 網同期クロック供給装置 | |
| US20250105938A1 (en) | Accuracy monitoring of clock synchronized systems | |
| JP2856108B2 (ja) | 周波数逸脱検出回路 | |
| JPH10313349A (ja) | データ通信装置 | |
| CN116125847B (zh) | 一种嵌入式系统高完整性时钟电路监控系统及方法 | |
| JP2993166B2 (ja) | 同期不良検出回路 | |
| SU1089762A1 (ru) | Резервированный счетчик импульсов | |
| JP2585345B2 (ja) | 極性判定方式事故点標定装置 | |
| JP3507944B2 (ja) | アラーム検出装置 | |
| JP2591850B2 (ja) | フレーム同期回路 | |
| JPH07170240A (ja) | Ｓｄｈ障害検出方式及び障害検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |