JPH07170240A - Ｓｄｈ障害検出方式及び障害検出装置 - Google Patents
Ｓｄｈ障害検出方式及び障害検出装置Info
- Publication number
- JPH07170240A JPH07170240A JP5342279A JP34227993A JPH07170240A JP H07170240 A JPH07170240 A JP H07170240A JP 5342279 A JP5342279 A JP 5342279A JP 34227993 A JP34227993 A JP 34227993A JP H07170240 A JPH07170240 A JP H07170240A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- sdh
- overhead
- pulses
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 16
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】 データ障害を簡易に、かつ早期に検出する。
【構成】 クロック発生回路２はＳＤＨ信号Ｄｉｎの伝
送速度に応じた周波数ｎＭＨｚのクロックＣＬＫを発生
する。基準信号生成回路３は周期が１／ｎＭＨｚでその
数がｍのパルスが１２５μｓごとに現れる基準信号ＳＴ
Ｄを生成する。よって、信号ＳＴＤはオーバーヘッド信
号ＯＨと同周期で正常な信号ＯＨが有すべきビット数に
パルス数ｍが設定された信号である。比較回路４は、Ｓ
ＤＨ処理回路１から出力された信号ＯＨのビット数をカ
ウントすると共に信号ＳＴＤのパルス数をカウントして
これらを比較する。そして、一致する場合は正常と判定
し、不一致の場合は異常と判定してアラーム信号ＡＲＭ
を出力する。
送速度に応じた周波数ｎＭＨｚのクロックＣＬＫを発生
する。基準信号生成回路３は周期が１／ｎＭＨｚでその
数がｍのパルスが１２５μｓごとに現れる基準信号ＳＴ
Ｄを生成する。よって、信号ＳＴＤはオーバーヘッド信
号ＯＨと同周期で正常な信号ＯＨが有すべきビット数に
パルス数ｍが設定された信号である。比較回路４は、Ｓ
ＤＨ処理回路１から出力された信号ＯＨのビット数をカ
ウントすると共に信号ＳＴＤのパルス数をカウントして
これらを比較する。そして、一致する場合は正常と判定
し、不一致の場合は異常と判定してアラーム信号ＡＲＭ
を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、入力ＳＤＨ信号をオー
バーヘッド信号と主信号に分離するＳＤＨ処理回路にお
いて、出力信号の障害検出を簡易に行うことができるＳ
ＤＨ障害検出方式及び障害検出装置に関するものであ
る。
バーヘッド信号と主信号に分離するＳＤＨ処理回路にお
いて、出力信号の障害検出を簡易に行うことができるＳ
ＤＨ障害検出方式及び障害検出装置に関するものであ
る。
【０００２】
【従来の技術】ＳＤＨ（Synchronous Digital Hierarch
y ）は統一規格としてＣＣＩＴＴで勧告されたディジタ
ルハイアラーキであり、その伝送速度としては１５５．
５２、６２２．０８、２４８８．３２Ｍｂｐｓがある。
このＳＤＨのフレーム構造は１５５．５２Ｍｂｐｓの場
合には図３のようになっており、制御や監視等のための
オーバーヘッドＯＨと主信号であるペイロードから構成
されていて、この１フレームの周期は１２５μｓに定め
られている。そして、従来より入力ＳＤＨ信号をオーバ
ーヘッド信号ＯＨと主信号に分離するＳＤＨ処理回路が
あり、このＳＤＨ処理回路の出力信号が正常かどうかを
チェックする装置としてＳＤＨ障害検出装置がある。
y ）は統一規格としてＣＣＩＴＴで勧告されたディジタ
ルハイアラーキであり、その伝送速度としては１５５．
５２、６２２．０８、２４８８．３２Ｍｂｐｓがある。
このＳＤＨのフレーム構造は１５５．５２Ｍｂｐｓの場
合には図３のようになっており、制御や監視等のための
オーバーヘッドＯＨと主信号であるペイロードから構成
されていて、この１フレームの周期は１２５μｓに定め
られている。そして、従来より入力ＳＤＨ信号をオーバ
ーヘッド信号ＯＨと主信号に分離するＳＤＨ処理回路が
あり、このＳＤＨ処理回路の出力信号が正常かどうかを
チェックする装置としてＳＤＨ障害検出装置がある。
【０００３】図４はこのような従来のＳＤＨ障害検出装
置のブロック図である。１１は図示しない伝送路から入
力されたＳＤＨ信号Ｄｉｎをオーバーヘッド信号ＯＨと
主信号である出力データＤｏｕｔに分離して出力するＳ
ＤＨ処理回路、１２は出力データＤｏｕｔをパリティ演
算するパリティ演算回路、１３は送信側から送られたパ
リティ信号Ｐとパリティ演算回路１２の演算結果を比較
してデータ障害を検出するパリティ演算比較回路であ
る。
置のブロック図である。１１は図示しない伝送路から入
力されたＳＤＨ信号Ｄｉｎをオーバーヘッド信号ＯＨと
主信号である出力データＤｏｕｔに分離して出力するＳ
ＤＨ処理回路、１２は出力データＤｏｕｔをパリティ演
算するパリティ演算回路、１３は送信側から送られたパ
リティ信号Ｐとパリティ演算回路１２の演算結果を比較
してデータ障害を検出するパリティ演算比較回路であ
る。
【０００４】次に、このようなＳＤＨ障害検出装置の動
作について説明する。伝送路から入力されたＳＤＨ信号
ＤｉｎはＳＤＨ処理回路１１によってオーバーヘッド信
号ＯＨと出力データＤｏｕｔ（主信号）に分離される。
また、パリティ信号Ｐは送信側で主信号がパリティ演算
された結果であり、ＳＤＨ信号Ｄｉｎ同様伝送路から入
力される。
作について説明する。伝送路から入力されたＳＤＨ信号
ＤｉｎはＳＤＨ処理回路１１によってオーバーヘッド信
号ＯＨと出力データＤｏｕｔ（主信号）に分離される。
また、パリティ信号Ｐは送信側で主信号がパリティ演算
された結果であり、ＳＤＨ信号Ｄｉｎ同様伝送路から入
力される。
【０００５】そして、パリティ演算回路１２は出力デー
タＤｏｕｔをパリティ演算した演算結果をパリティ演算
比較回路１３に出力し、パリティ演算比較回路１３はこ
の演算結果とパリティ信号Ｐを比較して出力データＤｏ
ｕｔが正常かどうかを判定し、異常があればアラーム信
号ＡＲＭを出力する。
タＤｏｕｔをパリティ演算した演算結果をパリティ演算
比較回路１３に出力し、パリティ演算比較回路１３はこ
の演算結果とパリティ信号Ｐを比較して出力データＤｏ
ｕｔが正常かどうかを判定し、異常があればアラーム信
号ＡＲＭを出力する。
【０００６】
【発明が解決しようとする課題】従来のＳＤＨ障害検出
装置は以上のようにパリティチェックにより出力データ
が正常かどうかを判定して伝送路及びＳＤＨ処理回路の
障害を検出しているが、パリティチェックはビットの総
数が偶数又は奇数であることに基づいており、例えば偶
数パリティであれば複数のビットが誤ったときにビット
の総数が偶数になって正常と判断してしまうことがあ
り、データ障害を早期に検出することができないという
問題点があった。本発明は、上記課題を解決するため
に、データ障害を早期に検出することができるＳＤＨ障
害検出方式及び障害検出装置を提供することを目的とす
る。
装置は以上のようにパリティチェックにより出力データ
が正常かどうかを判定して伝送路及びＳＤＨ処理回路の
障害を検出しているが、パリティチェックはビットの総
数が偶数又は奇数であることに基づいており、例えば偶
数パリティであれば複数のビットが誤ったときにビット
の総数が偶数になって正常と判断してしまうことがあ
り、データ障害を早期に検出することができないという
問題点があった。本発明は、上記課題を解決するため
に、データ障害を早期に検出することができるＳＤＨ障
害検出方式及び障害検出装置を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、入力ＳＤＨ信
号をオーバーヘッド信号と主信号に分離するＳＤＨ処理
回路から出力されたオーバーヘッド信号の信号数をカウ
ントし、このオーバーヘッド信号の信号数と入力ＳＤＨ
信号の伝送速度及びフレーム構成に基づく所定数とを比
較してデータ障害を検出することを特徴とする。
号をオーバーヘッド信号と主信号に分離するＳＤＨ処理
回路から出力されたオーバーヘッド信号の信号数をカウ
ントし、このオーバーヘッド信号の信号数と入力ＳＤＨ
信号の伝送速度及びフレーム構成に基づく所定数とを比
較してデータ障害を検出することを特徴とする。
【０００８】また、入力ＳＤＨ信号をオーバーヘッド信
号と主信号に分離するＳＤＨ処理回路と、入力ＳＤＨ信
号の伝送速度及びフレーム構成に基づく所定数のパルス
を有する基準信号を生成する基準信号生成回路と、ＳＤ
Ｈ処理回路から出力されたオーバーヘッド信号の信号数
をカウントすると共に基準信号生成回路から出力された
基準信号のパルス数をカウントし、オーバーヘッド信号
の信号数と基準信号のパルス数を比較してデータ障害を
検出したときにアラーム信号を出力する比較回路とを有
するものである。
号と主信号に分離するＳＤＨ処理回路と、入力ＳＤＨ信
号の伝送速度及びフレーム構成に基づく所定数のパルス
を有する基準信号を生成する基準信号生成回路と、ＳＤ
Ｈ処理回路から出力されたオーバーヘッド信号の信号数
をカウントすると共に基準信号生成回路から出力された
基準信号のパルス数をカウントし、オーバーヘッド信号
の信号数と基準信号のパルス数を比較してデータ障害を
検出したときにアラーム信号を出力する比較回路とを有
するものである。
【０００９】
【作用】本発明によれば、ＳＤＨ処理回路から出力され
たオーバーヘッド信号の信号数をカウントし、このオー
バーヘッド信号の信号数と入力ＳＤＨ信号の伝送速度及
びフレーム構成に基づく所定数とを比較することによ
り、データ障害が検出される。
たオーバーヘッド信号の信号数をカウントし、このオー
バーヘッド信号の信号数と入力ＳＤＨ信号の伝送速度及
びフレーム構成に基づく所定数とを比較することによ
り、データ障害が検出される。
【００１０】また、基準信号生成回路が入力ＳＤＨ信号
の伝送速度及びフレーム構成に基づく所定数のパルスを
有する基準信号を生成し、比較回路がＳＤＨ処理回路か
ら出力されたオーバーヘッド信号の信号数をカウントす
ると共に基準信号のパルス数をカウントし、オーバーヘ
ッド信号の信号数と基準信号のパルス数を比較してデー
タ障害を検出したときにアラーム信号を出力する。
の伝送速度及びフレーム構成に基づく所定数のパルスを
有する基準信号を生成し、比較回路がＳＤＨ処理回路か
ら出力されたオーバーヘッド信号の信号数をカウントす
ると共に基準信号のパルス数をカウントし、オーバーヘ
ッド信号の信号数と基準信号のパルス数を比較してデー
タ障害を検出したときにアラーム信号を出力する。
【００１１】
【実施例】図１は本発明の１実施例を示すＳＤＨ障害検
出装置のブロック図である。１は図４の例と同様のＳＤ
Ｈ処理回路、２は入力ＳＤＨ信号Ｄｉｎの伝送速度に応
じたクロックＣＬＫを発生するクロック発生回路、３は
入力ＳＤＨ信号Ｄｉｎの伝送速度及びフレーム構成に基
づく所定数のパルスを有する基準信号ＳＴＤを生成する
基準信号生成回路、４はオーバーヘッド信号ＯＨの信号
数をカウントすると共に基準信号ＳＴＤのパルス数をカ
ウントし、オーバーヘッド信号ＯＨの信号数と基準信号
ＳＴＤのパルス数を比較してデータ障害を検出したとき
にアラーム信号ＡＲＭを出力する比較回路である。
出装置のブロック図である。１は図４の例と同様のＳＤ
Ｈ処理回路、２は入力ＳＤＨ信号Ｄｉｎの伝送速度に応
じたクロックＣＬＫを発生するクロック発生回路、３は
入力ＳＤＨ信号Ｄｉｎの伝送速度及びフレーム構成に基
づく所定数のパルスを有する基準信号ＳＴＤを生成する
基準信号生成回路、４はオーバーヘッド信号ＯＨの信号
数をカウントすると共に基準信号ＳＴＤのパルス数をカ
ウントし、オーバーヘッド信号ＯＨの信号数と基準信号
ＳＴＤのパルス数を比較してデータ障害を検出したとき
にアラーム信号ＡＲＭを出力する比較回路である。
【００１２】次に、このようなＳＤＨ障害検出装置の動
作を説明する。クロック発生回路２は、周波数がｎＭＨ
ｚのクロックＣＬＫを発生する。このクロックＣＬＫ
は、入力ＳＤＨ信号Ｄｉｎの伝送速度が１５５．５２Ｍ
ｂｐｓのときに周波数が１５５．５２ＭＨｚとなり、同
様に６２２．０８、２４８８．３２Ｍｂｐｓのときにそ
れぞれ６２２．０８、２４８８．３２ＭＨｚとなる。
作を説明する。クロック発生回路２は、周波数がｎＭＨ
ｚのクロックＣＬＫを発生する。このクロックＣＬＫ
は、入力ＳＤＨ信号Ｄｉｎの伝送速度が１５５．５２Ｍ
ｂｐｓのときに周波数が１５５．５２ＭＨｚとなり、同
様に６２２．０８、２４８８．３２Ｍｂｐｓのときにそ
れぞれ６２２．０８、２４８８．３２ＭＨｚとなる。
【００１３】そして、ＳＤＨ処理回路１は図４の例と同
様に入力ＳＤＨ信号Ｄｉｎをオーバーヘッド信号ＯＨと
主信号である出力データＤｏｕｔに分離するが、クロッ
クＣＬＫに同期して動作するようになっている。
様に入力ＳＤＨ信号Ｄｉｎをオーバーヘッド信号ＯＨと
主信号である出力データＤｏｕｔに分離するが、クロッ
クＣＬＫに同期して動作するようになっている。
【００１４】次に、基準信号生成回路３は、その内部で
クロックＣＬＫに同期した８ｋＨｚの同期クロックを生
成し、この同期クロックの立ち上がりに合わせてクロッ
クＣＬＫでサンプリングした所定数ｍ個の正パルスを生
成し基準信号ＳＴＤとする。この所定数ｍはクロックＣ
ＬＫの周波数ｎＭＨｚが１５５．５２ＭＨｚの場合には
６４８、同じく６２２．０８ＭＨｚの場合には２５９
２、２４８８．３２ＭＨｚの場合には１０３６８であ
る。
クロックＣＬＫに同期した８ｋＨｚの同期クロックを生
成し、この同期クロックの立ち上がりに合わせてクロッ
クＣＬＫでサンプリングした所定数ｍ個の正パルスを生
成し基準信号ＳＴＤとする。この所定数ｍはクロックＣ
ＬＫの周波数ｎＭＨｚが１５５．５２ＭＨｚの場合には
６４８、同じく６２２．０８ＭＨｚの場合には２５９
２、２４８８．３２ＭＨｚの場合には１０３６８であ
る。
【００１５】したがって、基準信号ＳＴＤは、周期が１
／ｎＭＨｚでその数がｍ個の正パルスが１２５μｓ（１
／８ｋＨｚ）ごとに現れる信号であり、オーバーヘッド
信号ＯＨと同周期で正常なオーバーヘッド信号ＯＨが有
すべき信号数（ビット数）に所定数ｍが設定された信号
である。
／ｎＭＨｚでその数がｍ個の正パルスが１２５μｓ（１
／８ｋＨｚ）ごとに現れる信号であり、オーバーヘッド
信号ＯＨと同周期で正常なオーバーヘッド信号ＯＨが有
すべき信号数（ビット数）に所定数ｍが設定された信号
である。
【００１６】すなわち、ＳＤＨ信号Ｄｉｎのフレーム周
期は１２５μｓであることからオーバーヘッド信号ＯＨ
の周期も１２５μｓで、オーバーヘッド信号ＯＨの信号
数は図３に示すように伝送速度１５５．５２Ｍｂｐｓの
場合で９×９×８＝６４８ビットとなる。
期は１２５μｓであることからオーバーヘッド信号ＯＨ
の周期も１２５μｓで、オーバーヘッド信号ＯＨの信号
数は図３に示すように伝送速度１５５．５２Ｍｂｐｓの
場合で９×９×８＝６４８ビットとなる。
【００１７】同様に、伝送速度６２２．０８、２４８
８．３２Ｍｂｐｓの場合のＳＤＨのフレーム構造は図２
（ａ）、（ｂ）に示す通りであり、よってオーバーヘッ
ド信号ＯＨの信号数はそれぞれ９×３６×８＝２５９
２、９×１４４×８＝１０３６８ビットとなる。このよ
うに所定数ｍ、すなわち基準信号ＳＴＤのパルス数は正
常なオーバーヘッド信号ＯＨが有すべき信号数に設定さ
れている。
８．３２Ｍｂｐｓの場合のＳＤＨのフレーム構造は図２
（ａ）、（ｂ）に示す通りであり、よってオーバーヘッ
ド信号ＯＨの信号数はそれぞれ９×３６×８＝２５９
２、９×１４４×８＝１０３６８ビットとなる。このよ
うに所定数ｍ、すなわち基準信号ＳＴＤのパルス数は正
常なオーバーヘッド信号ＯＨが有すべき信号数に設定さ
れている。
【００１８】なお、伝送速度１５５．５２Ｍｂｐｓと図
３に示すフレーム構造の関係は、フレームの縦が９行で
横が２７０オクテット（２７０×８ビット）で周期が１
２５μｓであることから、次式のようになっている。 ９×２７０×８／（１２５×１０-6）＝１５５．５２×１０6 ・・・（１）
３に示すフレーム構造の関係は、フレームの縦が９行で
横が２７０オクテット（２７０×８ビット）で周期が１
２５μｓであることから、次式のようになっている。 ９×２７０×８／（１２５×１０-6）＝１５５．５２×１０6 ・・・（１）
【００１９】次に、比較回路４は、ＳＤＨ処理回路１か
ら出力されたオーバーヘッド信号ＯＨの信号数（ビット
数）をカウントすると共に基準信号ＳＴＤのパルス数を
カウントする。
ら出力されたオーバーヘッド信号ＯＨの信号数（ビット
数）をカウントすると共に基準信号ＳＴＤのパルス数を
カウントする。
【００２０】前述のように基準信号ＳＴＤのパルス数は
正常なオーバーヘッド信号ＯＨが有すべき信号数に設定
されているので、ＳＤＨ処理回路１から出力されたオー
バーヘッド信号ＯＨが正常であればこのオーバーヘッド
信号ＯＨの信号数と基準信号ＳＴＤのパルス数は一致す
るはずである。また、オーバーヘッド信号ＯＨに異常、
例えば伝送路又はＳＤＨ処理回路１の障害によりデータ
欠落が発生すればこれらは一致しなくなる。
正常なオーバーヘッド信号ＯＨが有すべき信号数に設定
されているので、ＳＤＨ処理回路１から出力されたオー
バーヘッド信号ＯＨが正常であればこのオーバーヘッド
信号ＯＨの信号数と基準信号ＳＴＤのパルス数は一致す
るはずである。また、オーバーヘッド信号ＯＨに異常、
例えば伝送路又はＳＤＨ処理回路１の障害によりデータ
欠落が発生すればこれらは一致しなくなる。
【００２１】よって、比較回路４は、カウントしたオー
バーヘッド信号ＯＨの信号数と基準信号ＳＴＤのパルス
数を比較し、これらが一致する場合は正常と判定し、不
一致の場合は異常と判定してアラーム信号ＡＲＭを出力
する。以上のように、オーバーヘッド信号ＯＨが正しい
長さで出力されているかどうかをチェックすることによ
り、データ障害の簡易な検出が実現でき、伝送路又はＳ
ＤＨ処理回路１の障害を検出することができる。
バーヘッド信号ＯＨの信号数と基準信号ＳＴＤのパルス
数を比較し、これらが一致する場合は正常と判定し、不
一致の場合は異常と判定してアラーム信号ＡＲＭを出力
する。以上のように、オーバーヘッド信号ＯＨが正しい
長さで出力されているかどうかをチェックすることによ
り、データ障害の簡易な検出が実現でき、伝送路又はＳ
ＤＨ処理回路１の障害を検出することができる。
【００２２】
【発明の効果】本発明によれば、ＳＤＨ処理回路から出
力されたオーバーヘッド信号の信号数をカウントし、こ
のオーバーヘッド信号の信号数と所定数とを比較するこ
とにより、データ障害を簡易に検出することができ、伝
送路又はＳＤＨ処理回路の障害を早期に検出することが
できる。
力されたオーバーヘッド信号の信号数をカウントし、こ
のオーバーヘッド信号の信号数と所定数とを比較するこ
とにより、データ障害を簡易に検出することができ、伝
送路又はＳＤＨ処理回路の障害を早期に検出することが
できる。
【００２３】また、基準信号生成回路、及び比較回路を
設けることにより、ＳＤＨ処理回路から出力されたオー
バーヘッド信号の長さを監視する簡易なデータチェック
を実現することができる。
設けることにより、ＳＤＨ処理回路から出力されたオー
バーヘッド信号の長さを監視する簡易なデータチェック
を実現することができる。
【図１】本発明の１実施例を示すＳＤＨ障害検出装置の
ブロック図である。
ブロック図である。
【図２】ＳＤＨのフレーム構造を示す図である。
【図３】ＳＤＨのフレーム構造を示す図である。
【図４】従来のＳＤＨ障害検出装置のブロック図であ
る。
る。
１ ＳＤＨ処理回路 ２ クロック発生回路 ３ 基準信号生成回路 ４ 比較回路 Ｄｉｎ 入力ＳＤＨ信号 Ｄｏｕｔ 出力データ ＯＨ オーバーヘッド信号 ＳＴＤ 基準信号 ＡＲＭ アラーム信号
Claims (2)
- 【請求項１】 ＳＤＨ信号のデータ障害を検出するＳＤ
Ｈ障害検出方式において、 入力ＳＤＨ信号をオーバーヘッド信号と主信号に分離す
るＳＤＨ処理回路から出力された前記オーバーヘッド信
号の信号数をカウントし、 このオーバーヘッド信号の信号数と前記入力ＳＤＨ信号
の伝送速度及びフレーム構成に基づく所定数とを比較し
てデータ障害を検出することを特徴とするＳＤＨ障害検
出方式。 - 【請求項２】 ＳＤＨ信号のデータ障害を検出するＳＤ
Ｈ障害検出装置において、 入力ＳＤＨ信号をオーバーヘッド信号と主信号に分離す
るＳＤＨ処理回路と、 前記入力ＳＤＨ信号の伝送速度及びフレーム構成に基づ
く所定数のパルスを有する基準信号を生成する基準信号
生成回路と、 前記ＳＤＨ処理回路から出力されたオーバーヘッド信号
の信号数をカウントすると共に基準信号生成回路から出
力された基準信号のパルス数をカウントし、前記オーバ
ーヘッド信号の信号数と基準信号のパルス数を比較して
データ障害を検出したときにアラーム信号を出力する比
較回路とを有することを特徴とするＳＤＨ障害検出装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342279A JPH07170240A (ja) | 1993-12-15 | 1993-12-15 | Ｓｄｈ障害検出方式及び障害検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5342279A JPH07170240A (ja) | 1993-12-15 | 1993-12-15 | Ｓｄｈ障害検出方式及び障害検出装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07170240A true JPH07170240A (ja) | 1995-07-04 |
Family
ID=18352498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5342279A Pending JPH07170240A (ja) | 1993-12-15 | 1993-12-15 | Ｓｄｈ障害検出方式及び障害検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07170240A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101188468B (zh) | 2006-11-17 | 2011-05-25 | 中兴通讯股份有限公司 | 同步数字体系中产生符合标准频偏的告警信号的装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230833A (ja) * | 1989-03-03 | 1990-09-13 | Fujitsu Ltd | 光インタフエースのデータエラー検出方式 |
-
1993
- 1993-12-15 JP JP5342279A patent/JPH07170240A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02230833A (ja) * | 1989-03-03 | 1990-09-13 | Fujitsu Ltd | 光インタフエースのデータエラー検出方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101188468B (zh) | 2006-11-17 | 2011-05-25 | 中兴通讯股份有限公司 | 同步数字体系中产生符合标准频偏的告警信号的装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2549492B2 (ja) | 映像信号の奇数／偶数フィールド検出装置 | |
| JPS63102517A (ja) | 機器障害信号伝送方式 | |
| US6052007A (en) | Phase control method and apparatus for synchronizing dual link transmission signals | |
| JPH07170240A (ja) | Ｓｄｈ障害検出方式及び障害検出装置 | |
| JPH05276154A (ja) | 通信装置の回路部分の同期化方法 | |
| JPH04260238A (ja) | クロックの周波数ずれ検出装置 | |
| KR0135213B1 (ko) | 소네트(sonet)신호 전송중 프레임 에러 감지 회로 | |
| JPH11251977A (ja) | 伝送路障害検出システム、及び伝送路障害検出方法 | |
| JP2602738B2 (ja) | 出力断検出回路 | |
| CN1156929A (zh) | 传输系统用错误检测装置 | |
| KR0135335B1 (ko) | 디에스3(ds3)통신 시스템에서의 경보표시신호(ais)검출회로 | |
| JP2000059466A (ja) | 電源断検出方法および電源断検出装置 | |
| JPH04367944A (ja) | 故障検出方法および装置 | |
| JP3016280B2 (ja) | 装置内監視方式 | |
| JPS6177438A (ja) | バツフア回路の動作監視方式 | |
| JPH1051515A (ja) | 通信異常検出装置 | |
| JP3769375B2 (ja) | 装置内データパリティ監視回路 | |
| JPH0771063B2 (ja) | 入力信号周波数異常検出回路 | |
| JPH0595387A (ja) | 回線監視回路 | |
| JPH04320538A (ja) | 障害監視方式 | |
| JPS5991752A (ja) | 伝送速度切替方式 | |
| JPH01137839A (ja) | 伝送路誤り監視回路 | |
| JPH05167573A (ja) | 同期はずれ検出装置 | |
| JPH05183533A (ja) | スタッフ多重処理装置におけるａｉｓ検出方式 | |
| JPH05235890A (ja) | スタッフ多重化受信装置の同期保護方式 |