JPH04260288A

JPH04260288A - 記録再生装置

Info

Publication number: JPH04260288A
Application number: JP3021800A
Authority: JP
Inventors: Hideo Arai; 英雄新井; Keizo Nishimura; 西村　恵造; Tomoo Kobori; 智生小堀
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-02-15
Filing date: 1991-02-15
Publication date: 1992-09-16
Anticipated expiration: 2014-11-08
Also published as: JP2973535B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録再生装置に係わる
ものであり、特に回転ヘッドを用いたヘリカルスキャン
方式により記録されたディジタルＶＴＲのディジタル画
像、音声信号を、標準とは異なる速度で再生するために
好適なディジタル信号記録再生装置に関するものである
。

【０００２】

【従来の技術】ＶＴＲでは、再生時間を調節するために
、テープ走行速度が標準とは異なる速度で再生する可変
速再生を行う。従来のヘリカルスキャン方式ディジタル
記録ＶＴＲの可変速再生では、再生ヘッドに可動ヘッド
を用い、テープ走行速度が標準とは異なる場合には、再
生ヘッドが常にトラックを追従するように再生ヘッドの
位置を変位させて制御していた。図８に、本従来例の再
生装置のブロック図を示す。１はテープ、２はシリンダ
、３は１対の再生ヘッド、４はキャプスタン、５はキャ
プスタン制御回路、１７は可動ヘッド制御回路、７は復
調、同期検出回路、８は誤り訂正回路、１５は再生され
た信号からビデオ信号を生成するための変調回路、１６
はＤ／Ａ変換回路である。可変速再生を要求された状態
では、要求された速度でテープを走行させるようにキャ
プスタン制御回路５からキャプスタン４を制御する。このとき、再生ヘッドが１回スキャンする間にテープが
走行する長さは標準速の場合とは異なるため、再生ヘッ
ドがトラックに追従出来なくなる。そのため、再生ヘッ
ドをトラックずれに合わせて変位させ、トラックに追従
させている。この場合、何回かスキャンするうちにトラ
ックずれ量が累積され、可動ヘッドの可動範囲を越える
ために、走査するトラックを飛ばして調節する必要があ
る。

【０００３】

【発明が解決しようとする課題】本従来例では、周期的
にトラックを飛ばして再生しているために、ディジタル
画像信号とディジタル音声信号が同一トラックに記録さ
れているような場合には、飛ばしたトラックからのディ
ジタル音声信号は再生されなくなる。そのため、再生さ
れる音声信号に周期的なデータ欠損が生じる。これに対
して従来は、データ補間などの方法を用いてこのデータ
を再現していたが、このデータ欠損は周期的に発生する
ため、補間をしても可聴域の成分のノイズを伴い、再生
音質劣化の原因となっていた。本発明の目的は、この欠
点を改善し、可変速再生でもノイズの無い再生音声信号
を出力することにある。

【０００４】

【課題を解決するための手段】上記問題は、可変速再生
時にテープ再生速度に比例してシリンダ回転速度を変化
させ、可動ヘッドを用いなくとも常に再生ヘッドがトラ
ック上をトレースするように再生することにより達成さ
れる。その際、再生されるディジタル映像信号の画面更
新周期は標準速の場合のそれとは異なるため、従来のモ
ニタなどの映像出力手段に出力するためには、標準速再
生での画面更新周期と同一の更新周期に変換する必要が
ある。そのため、画像信号を記憶する記憶手段を２画面
分設け、再生されるディジタル画像信号を再生される速
度で記憶手段に書込み、標準速で記憶手段から読み出し
て出力することにより従来の映像出力手段に出力するこ
とが可能となる。

【０００５】

【作用】上記記憶手段では、書込み速度と読み出し速度
が異なるため、１画面分の記憶容量では書込みアドレス
が読み出しアドレスを追い越す、または読み出しアドレ
スが書込みアドレスを追い越すような状況が生じる。こ
の場合、読み出した画像情報のうち、追い越される前に
再生した情報と追い越されたあとに再生された情報は異
なる画面に属する情報となるため、出力される画像には
、１画面内に異なる画面からの情報が混在することにな
る。そのため、本発明では、２画面以上の画像記憶手段
を設け、再生される画像データを２箇所以上のアドレス
に記録し、アドレスの追い越しがあっても複数の画面が
混在しないようにアドレス、メモリを選択することで、
異なる画面の情報が混在しないように出力することを可
能とした。

【０００６】

【実施例】以下、本発明の実施例を図面を用いて説明す
る。

【０００７】図１は本発明の一実施例による記録再生装
置の再生回路のブロック図であり、１はテープ、２は、
シリンダ、３は１対の再生ヘッド、４はキャプスタン、
５はキャプスタン制御回路、６はシリンダ制御回路、７
は復調、同期検出回路、８は誤り訂正回路、９はＩＤ検
出回路、１０はメモリの書込み制御回路、１１はメモリ
の読み出し制御回路、１２は書込みアドレス、読み出し
アドレス判定回路、１３は１画面目のメモリ、１４は２
画面目のメモリ、１５は再生された信号からビデオ信号
を生成するための変調回路、１６はＤ／Ａ変換回路であ
る。可変速再生を要求された状態では、要求された速度
でテープを走行させるようにキャプスタン制御回路５か
らキャプスタン４を制御する。同時にシリンダ回転速度
もテープ走行速度に比例して変化させるようにシリンダ
制御回路６からシリンダ２に制御信号を送る。このよう
な状態では、再生ヘッドに可動ヘッドを用いなくとも、
再生ヘッドを常にトラックにトラッキングさせることが
可能となる。

【０００８】図２は、本実施例で再生される１トラック
中のデータ構成の一例であり、５１は１トラックに記録
されているデータ、５２はトラック中のデータブロック
、５３はデータブロックの先頭を示す同期信号、５４は
ブロック中のデータが画面上で占める座標を表わすＩＤ
、５５は画素のデータ、５６はブロック中の誤りを検出
、訂正するためのパリティである。本図は、１ブロック
中に１組のデータと１組のパリティを含む例であるが、
複数組のデータとパリティを含む場合も同様の扱いが可
能である。ＩＤは、このブロックのデータが画面上のど
の画素に対応しているかを示す情報を含んでいる。この再生された信号に対して、復調、同期検出回路７で
、クロック抽出、復調、同期検出を行う。この回路は、
通常速とは異なる再生周波数でもクロック抽出などの処
理が可能な回路である。この信号に対して誤り訂正回路
８でデータ誤りの検出、訂正を行う。誤り訂正処理をす
べき段階は、記録フォーマットに依存するため、本実施
例のように同期検出回路の直後ではなく、他の段階で誤
り訂正回路が必要な例もある。誤り訂正後のデータから
、ＩＤ検出回路９でＩＤの検出を行い、そのブロックの
データの画面上の配置を算出し、書込み制御回路１０に
指示する。書込み制御回路１０は該当データを記憶する
アドレスを算出してアドレスを第１のメモリ１３および
第２のメモリ１４に送る。さらに第１のメモリに記録す
るかどうかを指示する信号ＷＥ１および第２のメモリに
記録するかどうかを指示する信号ＷＥ２をそれぞれのメ
モリに送る。第１のメモリおよび第２のメモリでは、こ
れらの制御信号、アドレスをもとに誤り訂正回路から送
られる再生データを所定領域に記憶する。第１のメモリ
および第２のメモリに記憶された再生データは、読み出
し制御回路１１からの指示に基づいて出力され、ビデオ
信号への復調回路１５でデータ並び替え、欠落データの
補間、同期信号付加、色信号処理などの処理を施される
。データ並び替え、欠落データの補間などの処理につい
ては、メモリ１３、１４での書込み、読み出し過程で同
時に処理を行うことも可能である。読み出し制御回路１
１は、最終出力信号が外部の映像同期信号と同期するよ
うなタイミングおよび周期で出力されるようにアドレス
を出力する。読み出しメモリの選択は、読み出し制御信
号ＲＥ１、ＲＥ２を切り替えることにより行われるが、
この切り替えは、出力される１画面の画像が、同一の再
生画面からのデータで構成されるように切り替える。こ
れらの書込みメモリ、読み出しメモリの選択は、アドレ
ス判定回路１２で行われる。

【０００９】アドレス判定動作の一例を図３を用いて説
明する。図３は、第１のメモリ１３および第２のメモリ
１４の書込みデータ、読み出しデータのタイミングおよ
び、メモリの書込み読みだし動作の切り替えの示した状
態遷移図であり、時間の経過に伴い、上から下の方向に
状態が遷移する。同図中、６１は再生データのタイミン
グであり、このデータがメモリに記憶される。再生順に
画面１、画面２と画面番号を記してある。本図では説明
の都合上、各画面を３つの時間に分割して表記している
。６２、６３は、それぞれ第１のメモリ、第２のメモリ
の書き込み、読みだし動作を示しており、再生画面の表
記に合わせて３つの領域に分けて表示している。それぞ
れの領域内で書き込んでいる時間はＷ、読み出している
時間はＲと表記し、さらに書き込み、読みだしデータが
属する画面番号を併記した。６４は、メモリから読み出
される信号のタイミングを示している。再生データ６１
は、出力データ６４に対して、わずかに早い周期で再生
されている。再生データは、第１のメモリ、第２のメモ
リの中の、読み出す必要のある１画面分の情報を破壊し
ない範囲で第１のメモリ、第２のメモリの両方に記憶さ
れる。同図の例では画面１の情報は、第１のメモリ、第
２のメモリの双方に書き込まれている。再生データの周
期で書き込まれた第１の画面の情報は、出力タイミング
に合わせて、第１のメモリから読み出される。画面１の
情報を読み出している間に画面２の情報が再生されるた
めに、画面１の情報を破壊しない範囲で画面２の情報を
書き込む。この実施例では、第１のメモリの画面１の情
報を読み出しているために、第１のメモリで書き込みア
ドレスが読みだしアドレスを追い越す領域１および領域
２には画面２の情報を書き込まず、第１のメモリの領域
０と第２のメモリの全ての領域に画面２の情報を書き込
んでいる。そのため、画面２の情報は、第２のメモリか
らも読み出して１画面の情報を完成させている。画面３
以降も同様に、読み出し中の画面の情報を破壊しないよ
うに、書き込みアドレスが読み出しアドレスを追い越さ
ない範囲では両方のメモリに再生データを書き込み、追
い越された後では、読み出し中のメモリおよび読み出す
予定のメモリは新データの書き込みを中止し、残りのメ
モリにのみ新データを書き込む。但し、この実施例では
、画面３の情報の読み出しを開始する以前に画面４の情
報の書き込みが完了しているため、画面３の情報は読み
出さずに画面４の情報を読み出している。これら一連の
処理は、第１のメモリ、第２のメモリの書込みアドレス
、読みだしアドレスに同一のアドレスを使用し、ライト
イネーブル信号、ＷＥ１、ＷＥ２および、リードイネー
ブル信号ＲＥ１、ＲＥ２のコントロールのみで制御可能
である。

【００１０】図４は、状態遷移図の他の例であり、再生
データが、出力データに対して、わずかに遅い周期で再
生されている例であり、図中の記号は図３と同様に表記
してある。この例でも、書き込みアドレスが読み出しア
ドレスを追い越さない範囲では両方のメモリに再生デー
タを書き込み、追い越された後では、読み出し中のメモ
リおよび読み出す予定のメモリは新データの書き込みを
中止し、残りのメモリにのみ新データを書き込む。本遷
移図例では、再生データの周期が出力の周期よりも遅い
ため、出力周期に合わせて出力するために画面１を２回
出力している。

【００１１】本図では、１画面分のメモリを３ブロック
に分割して説明したが、このように分割しなくとも、１
クロック単位で書込みアドレス、読み出しアドレスを判
定してメモリ動作を制御することも可能である。また、
ブロック単位で制御する場合には、ブロック内でデータ
を並びかえることも可能なため、記録再生でデータを並
び替えるシャフリングを伴うようなフォーマットに対し
ても本方法を適用できる。また、１画面のデータを数ト
ラックに分割して記録するようなフォーマットにも適用
可能である。

【００１２】図５は、これらの判断を行うアドレス判定
回路のブロック図の一例である。これは、図１のアドレ
ス判定回路１２に相当する。図中３１は書込みアドレス
から画面先頭アドレスを検出する書込み先頭検出回路、
３２は読みだしアドレスから画面先頭アドレスを検出す
る読みだし先頭検出回路、３３は読みだしアドレスと書
込みアドレスを比較し、どちらのアドレスが先行してい
るか、またはアドレスの追い越しがあったかどうかを検
出するアドレス比較回路、３４は書込みメモリ選択回路
、３５はメモリの書込み状態記憶回路、３６は読み出し
メモリ選択回路である。書込み制御回路、読み出し制御
回路から送られた書込みアドレス、読み出しアドレスよ
り、書込み先頭検出回路、読み出し先頭検出回路で１画
面の書込み、読み出しの開始を検出する。書込み制御回
路、読み出し制御回路からこれらの信号の供給を受ける
場合には、書込み先頭検出回路、読み出し先頭検出回路
は必要ない場合もある。書込みアドレスは書込み制御回
路、読み出しアドレスは読み出し制御回路より供給され
る。この書込みアドレスと読み出しアドレスをアドレス
比較回路３３で比較し、書込みアドレスと読み出しアド
レスのどちらが先行しているか、または書込みアドレス
と読み出しアドレスが一致しているかを書込みメモリ選
択回路３４に伝達する。テープ上の記録信号の配列順番
が出力順番と同一である場合、つまり、データシャフリ
ングが施されていない信号フォーマットでは、このアド
レス比較は１サンプル毎に行うが、データシャフリング
が施されている信号フォーマットでは、データシャフリ
ングのブロック単位で行う必要がある。書込みメモリ選
択回路３４では、１画面の書込み開始を示すリセット信
号を３１から、アドレス比較結果を３３から、前画面で
どちらのメモリに情報が書き込まれたかの情報を３５か
ら供給され、第１のメモリ、第２のメモリのうち、書き
込みを禁止するべきメモリを指示する。書き込み禁止条
件は、書き込みアドレスが読み出しアドレスに対して先
行していて前画面で反対側のメモリへの書き込みが成さ
れなかった場合である。この書き込み禁止情報は、書き
込み制御回路に出力されるとともに、書き込み状態記憶
回路３５に記憶され、読み出しの際、または次画面での
判定の際に使用される。読み出しメモリ選択回路３６で
は、書き込み状態記憶回路３５からの出力を受け、読み
出すべき情報が破壊されずに記憶されているメモリを選
択して読み出し制御回路にコントロール信号を出力する
。読み出し制御回路は、このコントロール信号をもとに
読み出すメモリを選択してリードイネーブル信号を出力
する。

【００１３】図６は本発明の他の実施例による記録再生
装置の再生回路のブロック図であり、１〜１６の記号は
図１の場合と同様である。本実施例は、同時に書き込む
アドレスを１箇所にして、メモリ１、メモリ２を、１つ
のメモリで実現した例である。図７は、本実施例でのメ
モリの書込み、読みだし動作の切り替えの示した状態遷
移図であり、記述は第３図の場合と同様である。本実施
例は、再生データが出力データに対して、わずかに早い
周期で再生されている例である。本例では、再生データ
は再生タイミングに従ってメモリ中に記憶され、２画面
周期で同一のアドレスに記憶される。メモリからの読み
だしは、書き込みと時分割で行われ、データ読み出し中
に書き込みアドレスが読み出しアドレスと一致する場合
、または次の画面のデータの読みだしを開始できる場合
には、１画面単位で飛び越されたアドレスのデータが読
み出される。本例の場合では、画面３が飛び越されてい
る。このような構成にすることにより、部品点数を少な
くしても同様の効果が得られる。

【００１４】以上の実施例は、画像信号と音声信号を同
一のトラックに記録再生する場合について述べたが、音
声信号の代わりに他の連続信号、例えばＶＴＲのコント
ロール信号を記録再生する場合でも全く同等の効果を得
ることができる。また、ヘリカルスキャン方式の場合に
ついてのみ説明したが、リニアトラック方式により画像
信号、映像信号が記録されている記録再生装置について
も全く同様の処理により、同等の効果を得ることができ
る。

【００１５】

【発明の効果】本発明によれば、再生時間の調整を行っ
ても品質の高い画像信号、音声信号を得ることができる
ため、ビデオ信号の編集や送出の自由度を高めることが
可能となる。

【図面の簡単な説明】

【図１】本発明の１実施例による記録再生装置の再生回
路ブロック図である。

【図２】本発明の一実施例による記録再生装置のヘリカ
ルトラックのブロック構造である。

【図３】本発明の一実施例による記録再生装置のメモリ
動作状態遷移図である。

【図４】本発明の一実施例による記録再生装置のメモリ
動作状態遷移図である。

【図５】本発明の一実施例による記録再生装置のアドレ
ス判定回路ブロック図である。

【図６】本発明の一実施例による記録再生装置の再生回
路ブロック図である。

【図７】本発明の１実施例による記録再生装置のメモリ
動作状態遷移図である。

【図８】従来の記録再生装置の再生回路ブロック図であ
る。

【符号の説明】

１……テープ、２……シリンダ、３……再生ヘッド、４
……キャプスタン、５……キャプスタン制御回路、６…
…シリンダ制御回路、７……復調、同期検出回路、８…
…誤り訂正回路、９……ＩＤ検出回路、１０…メモリの
書込み制御回路、１１…メモリの読み出し制御回路、１
２…書込みアドレス、読み出しアドレス判定回路、１３
…１画面目のメモリ、１４…２画面目のメモリ、１５…
ビデオ信号への変調回路、１６…Ｄ／Ａ変換回路。

Claims

【特許請求の範囲】

【請求項１】画像信号と音声信号を記録し、通常速また
は非通常速で再生する記録再生装置において、再生信号
処理回路に少なくとも２画面分の画像信号記憶手段、該
画像記憶手段の書込みアドレス、読み出しアドレス判断
手段を持ち、非通常速再生を要求された状態では、要求
された速度に比例して再生速度を変化させ、非通常速で
再生される画像信号を、メモリからの読み出しを妨げな
い限り該記憶手段の複数箇所に蓄え、同一信号を記憶し
たアドレスのうち、上記アドレス判断手段によって指示
されたアドレスから通常速で読み出し、読み出される１
画面の情報が、再生される同一の画面からの情報で構成
されることを特徴とする記録再生装置。
【請求項２】画像信号と音声信号を記録し、通常速また
は非通常速で再生する記録再生装置において、再生信号
処理回路に少なくとも２画面分の画像信号記憶手段、該
画像記憶手段の書込みアドレス、読み出しアドレス判断
手段を持ち、非通常速再生を要求された状態では、要求
された速度に比例して再生速度を変化させ、非通常速で
再生される画像信号を、該アドレス判断手段によって指
示されたアドレスに書込み、通常速で読み出し、読み出
される１画面の情報が、再生される同一の画面からの情
報で構成されることを特徴とする記録再生装置。
【請求項３】該読み出しアドレス判断手段は、１画面の
情報を画像記憶手段から読み出し始める前に、次の読み
出し終了以前に現在書込み中の画面の書込みが終了する
かどうかを判断し、書込みが終了する場合には、現在書
込み中の画面を読み出すことを特徴とする請求項１また
は請求項２に記載の記録再生装置。
【請求項４】該読み出しアドレス判断手段は、１画面の
情報を画像記憶手段から読み出し始める前に、次の読み
出し終了以前に現在書込み中の画面の書込みが終了する
かどうかを判断し、書込みが終了しない場合には、現在
書込みが完了している画面を読み出す構成である請求項
１または請求項２に記載の記録再生装置。
【請求項５】該読み出しアドレス判断手段は、前回の書
き込みが該画像記憶手段の複数箇所に対して行われたか
を判断し、１箇所にしか書き込まれていない画素が有る
場合には、その画素のデ−タを消去しないようにアドレ
スを選択して次の画面の情報を書き込む構成である請求
項１、２、３または４に記載の記録再生装置。
【請求項６】該読み出しアドレス判断手段は、１画面の
情報を画像記憶手段に書き込み始める前に、次の書き込
み終了以前に現在の読みだしが終了した次の読みだしが
終了するかを判断し、次の書き込み終了以前に次の読み
だしが終了する場合には、前回書き込まれた情報を破壊
せずに再び読みだすことが可能なように書き込みアドレ
スを選択する構成である請求項１、２、３、４または５
に記載の記録再生装置。
【請求項７】音声信号記録部に音声信号以外の連続信号
を記録する構成である請求項１、２、３、４、５または
６に記載の記録再生装置。