JPH04260976A - 論理検証方法 - Google Patents
論理検証方法Info
- Publication number
- JPH04260976A JPH04260976A JP3007419A JP741991A JPH04260976A JP H04260976 A JPH04260976 A JP H04260976A JP 3007419 A JP3007419 A JP 3007419A JP 741991 A JP741991 A JP 741991A JP H04260976 A JPH04260976 A JP H04260976A
- Authority
- JP
- Japan
- Prior art keywords
- logic
- signal
- layout pattern
- wiring
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は電気回路，電子回路の
設計における論理検証方法に関するものである。
設計における論理検証方法に関するものである。
【０００２】
【従来の技術】従来の論理検証方法のフローチャートの
一例を図５に示し説明する。従来の論理検証方法におけ
る手順を示すこの図５のフローチャートにおいて、ステ
ップ２０１により論理検証を行う回路の各素子間の接続
関係の記述（以下、ネットリストと呼称する）を作成す
るネットリスト作成と、ステップ２０２により論理検証
を行う回路に対して入力する入力信号の変化パターンを
作成する入力パターン作成と、ステップ２０３により論
理検証を行う論理シミュレーションプログラムの実行と
、ステップ２０４により論理検証結果を画面上に波形表
示する論理シミュレーション結果の波形表示との各手順
からなる。そして、ステップ２０５は図２に示す論理回
路図である。
一例を図５に示し説明する。従来の論理検証方法におけ
る手順を示すこの図５のフローチャートにおいて、ステ
ップ２０１により論理検証を行う回路の各素子間の接続
関係の記述（以下、ネットリストと呼称する）を作成す
るネットリスト作成と、ステップ２０２により論理検証
を行う回路に対して入力する入力信号の変化パターンを
作成する入力パターン作成と、ステップ２０３により論
理検証を行う論理シミュレーションプログラムの実行と
、ステップ２０４により論理検証結果を画面上に波形表
示する論理シミュレーション結果の波形表示との各手順
からなる。そして、ステップ２０５は図２に示す論理回
路図である。
【０００３】図２は論理回路の構成例を示す回路図であ
る。この図２において、１は信号５を入力とするＮＯＴ
ゲート、２は信号６と信号７を入力とするＮＡＮＤゲー
ト、３はこのＮＡＮＤゲート２からの信号９とＮＯＴゲ
ート１よりの信号１０を入力とするＮＡＮＤゲート、４
はこのＮＡＮＤゲート３からの信号１１と信号８を入力
とするＮＡＮＤゲート、１２はこのＮＡＮＤゲート４の
出力である信号である。
る。この図２において、１は信号５を入力とするＮＯＴ
ゲート、２は信号６と信号７を入力とするＮＡＮＤゲー
ト、３はこのＮＡＮＤゲート２からの信号９とＮＯＴゲ
ート１よりの信号１０を入力とするＮＡＮＤゲート、４
はこのＮＡＮＤゲート３からの信号１１と信号８を入力
とするＮＡＮＤゲート、１２はこのＮＡＮＤゲート４の
出力である信号である。
【０００４】つぎに動作について説明する。論理検証時
には、まず、ステップ２０１のネットリスト作成の手順
において論理検証を行う回路のネットリストを作成する
。その後、ステップ２０２の入力パターン作成の手順に
おいて、論理検証を行う回路の信号入力端子に入力する
信号波形を作成する。つぎに、ステップ２０３の論理シ
ミュレーションプログラムの実行の手順において論理検
証結果を得て、ステップ２０４の論理シミュレーション
結果の波形表示の手順において論理検証結果を画面上に
波形表示する。そして、図２の論理回路図上で信号の変
化やタイミングのチェックを行う。
には、まず、ステップ２０１のネットリスト作成の手順
において論理検証を行う回路のネットリストを作成する
。その後、ステップ２０２の入力パターン作成の手順に
おいて、論理検証を行う回路の信号入力端子に入力する
信号波形を作成する。つぎに、ステップ２０３の論理シ
ミュレーションプログラムの実行の手順において論理検
証結果を得て、ステップ２０４の論理シミュレーション
結果の波形表示の手順において論理検証結果を画面上に
波形表示する。そして、図２の論理回路図上で信号の変
化やタイミングのチェックを行う。
【０００５】
【発明が解決しようとする課題】解決しようとする問題
点は、従来の論理検証方法は、以上のように結果を信号
ごとに波形表示し、論理回路図上で信号の変化やタイミ
ングのチェックを行っていたので、実際のレイアウトパ
ターンの配線上の信号同士の影響を評価できない点であ
る。
点は、従来の論理検証方法は、以上のように結果を信号
ごとに波形表示し、論理回路図上で信号の変化やタイミ
ングのチェックを行っていたので、実際のレイアウトパ
ターンの配線上の信号同士の影響を評価できない点であ
る。
【０００６】この発明はかかる課題を解決するためにな
されたもので、より精度の高い検証を行うことができる
論理検証方法を得ることを目的とする。
されたもので、より精度の高い検証を行うことができる
論理検証方法を得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明は、レイアウト
パターン上で信号変化表示手段を備え、電気回路，電子
回路を設計する段階でディジタル的に検証する際の論理
検証時に論理検証結果をレイアウトパターンの配線上に
表示するようにしたものである。また、この発明の別の
発明による論理検証方法は上記のものにおいて、レイア
ウトパターンの配線上の論理検証結果を自動的に時間経
過にしたがって逐次表示する手段を備えたものである。
パターン上で信号変化表示手段を備え、電気回路，電子
回路を設計する段階でディジタル的に検証する際の論理
検証時に論理検証結果をレイアウトパターンの配線上に
表示するようにしたものである。また、この発明の別の
発明による論理検証方法は上記のものにおいて、レイア
ウトパターンの配線上の論理検証結果を自動的に時間経
過にしたがって逐次表示する手段を備えたものである。
【０００８】
【作用】この発明においては、レイアウトパターンの配
線上で信号変化を表示する。
線上で信号変化を表示する。
【０００９】
【実施例】図１はこの発明による論理検証方法の一実施
例を示したフローチャートで、論理検証方法の手順を示
すフローチャートである。まず、ステップ１０１により
論理検証を行う回路の各素子間の接続関係の記述を作成
するネットリスト作成と、ステップ１０２により論理検
証を行う回路に対して入力する入力信号の変化パターン
を作成する入力パターン作成と、ステップ１０３により
論理検証を行う論理シミュレーションプログラムの実行
と、ステップ１０４により論理検証結果を画面上に波形
表示する論理シミュレーション結果の波形表示を行う。
例を示したフローチャートで、論理検証方法の手順を示
すフローチャートである。まず、ステップ１０１により
論理検証を行う回路の各素子間の接続関係の記述を作成
するネットリスト作成と、ステップ１０２により論理検
証を行う回路に対して入力する入力信号の変化パターン
を作成する入力パターン作成と、ステップ１０３により
論理検証を行う論理シミュレーションプログラムの実行
と、ステップ１０４により論理検証結果を画面上に波形
表示する論理シミュレーション結果の波形表示を行う。
【００１０】つぎに、ステップ１０５により論理図面上
の信号がレイアウトパターン配線上のどの信号と一致し
ているかの対応をとる信号検索と、ステップ１０６によ
り論理検証結果をレイアウトパターンの配線上に信号変
化として表示するレイアウトパターン上での信号変化表
示との各処理を実行する。そして、ステップ１０７は論
理回路図、ステップ１０８はレイアウト情報およびスケ
マティック情報の各手順である。
の信号がレイアウトパターン配線上のどの信号と一致し
ているかの対応をとる信号検索と、ステップ１０６によ
り論理検証結果をレイアウトパターンの配線上に信号変
化として表示するレイアウトパターン上での信号変化表
示との各処理を実行する。そして、ステップ１０７は論
理回路図、ステップ１０８はレイアウト情報およびスケ
マティック情報の各手順である。
【００１１】図３の（ａ），（ｂ）は論理シミュレーシ
ョン結果の波形表示を示した説明図であり、図４は実際
のレイアウトパターンの配線上に信号変化を表示する実
施例を示した説明図である。この図４において、実際は
論理「１」を示し、破線は論理「０」を示す。
ョン結果の波形表示を示した説明図であり、図４は実際
のレイアウトパターンの配線上に信号変化を表示する実
施例を示した説明図である。この図４において、実際は
論理「１」を示し、破線は論理「０」を示す。
【００１２】つぎに実施例の動作について説明する。論
理検証時には、まず、ステップ１０１のネットリスト作
成の手順において論理検証を行う回路のネットリストを
作成する。その後、ステップ１０２の入力パターン作成
の手順において、論理検証を行う回路の信号入力端子に
入力する信号波形を作成する。つぎに、ステップ１０３
の論理シミュレーションのプログラムを実行の手順にお
いて論理シミュレーションのプログラムを実行し、ステ
ップ１０４の論理シミュレーション結果の波形表示の手
順において論理シミュレーション結果を画面上に波形表
示する。そして、その次にステップ１０５の信号検索の
手順において論理回路図面上の信号とレイアウトパター
ンの配線上の信号との対応をとり、ステップ１０６のレ
イアウトパターン上での信号変化表示の手順において論
理検証結果をレイアウトパターン配線上に信号変化とし
て表示する。
理検証時には、まず、ステップ１０１のネットリスト作
成の手順において論理検証を行う回路のネットリストを
作成する。その後、ステップ１０２の入力パターン作成
の手順において、論理検証を行う回路の信号入力端子に
入力する信号波形を作成する。つぎに、ステップ１０３
の論理シミュレーションのプログラムを実行の手順にお
いて論理シミュレーションのプログラムを実行し、ステ
ップ１０４の論理シミュレーション結果の波形表示の手
順において論理シミュレーション結果を画面上に波形表
示する。そして、その次にステップ１０５の信号検索の
手順において論理回路図面上の信号とレイアウトパター
ンの配線上の信号との対応をとり、ステップ１０６のレ
イアウトパターン上での信号変化表示の手順において論
理検証結果をレイアウトパターン配線上に信号変化とし
て表示する。
【００１３】ここで、ステップ１０６のレイアウトパタ
ーン上の信号変化表示の手順のとき、ステップ１０４の
論理シミュレーション結果の波形表示の画面において指
定した時間の信号値の状態をレイアウトパターンの配線
上に表示する。また、ステップ１０６のレイアウトパタ
ーン上の信号変化表示の手順のとき、一定時間ごとに自
動的に画面を切り替えてレイアウトパターンの配線上に
信号変化を逐次表示する。このようにして得られた信号
変化表示を見ながら寄生容量等による他の配線上の信号
への影響を考慮して信号の変化やタイミングのチェック
を行う。
ーン上の信号変化表示の手順のとき、ステップ１０４の
論理シミュレーション結果の波形表示の画面において指
定した時間の信号値の状態をレイアウトパターンの配線
上に表示する。また、ステップ１０６のレイアウトパタ
ーン上の信号変化表示の手順のとき、一定時間ごとに自
動的に画面を切り替えてレイアウトパターンの配線上に
信号変化を逐次表示する。このようにして得られた信号
変化表示を見ながら寄生容量等による他の配線上の信号
への影響を考慮して信号の変化やタイミングのチェック
を行う。
【００１４】
【発明の効果】以上説明したように本発明の論理検証方
法は、実際のレイアウトパターンの配線上に論理検証の
結果を表示するようにしたので、配線上の信号間の影響
を考慮したより精度の高い検証をすることのできる論理
検証方法が得られるという効果がある。
法は、実際のレイアウトパターンの配線上に論理検証の
結果を表示するようにしたので、配線上の信号間の影響
を考慮したより精度の高い検証をすることのできる論理
検証方法が得られるという効果がある。
【図１】この発明による論理検証方法の一実施例を示し
たフローチャートである。
たフローチャートである。
【図２】論理回路の構成例を示した回路図である。
【図３】論理シミュレーション結果の波形表示を示した
説明図である。
説明図である。
【図４】実際のレイアウトパターンの配線上に信号変化
を表示する実施例を示した説明図である。
を表示する実施例を示した説明図である。
【図５】この発明を使用しない従来の論理検証方法の一
例を示したフローチャートである。
例を示したフローチャートである。
１ ＮＯＴゲート
２〜４ ＮＡＮＤゲート
５〜１２ 信号
１０１ ネットリスト作成
１０２ 入力パターン作成
１０３ 論理シミュレーションプログラムの実行１０
４ 論理シミュレーション結果の波形表示１０５
信号検索 １０６ レイアウトパターン上での信号変化表示１０
７ 論理回路図
４ 論理シミュレーション結果の波形表示１０５
信号検索 １０６ レイアウトパターン上での信号変化表示１０
７ 論理回路図
Claims (2)
- 【請求項１】 レイアウトパターン上での信号変化表
示手段を備え、電気回路，電子回路を設計する段階でデ
ィジタル的に検証する際の論理検証時に論理検証結果を
レイアウトパターンの配線上に表示するようにしたこと
を特徴とする論理検証方法。 - 【請求項２】 請求項１記載の論理検証方法において
、レイアウトパターンの配線上の論理検証結果を自動的
に時間経過にしたがって逐次表示する手段を備えたこと
を特徴とする論理検証方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007419A JPH04260976A (ja) | 1991-01-25 | 1991-01-25 | 論理検証方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3007419A JPH04260976A (ja) | 1991-01-25 | 1991-01-25 | 論理検証方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04260976A true JPH04260976A (ja) | 1992-09-16 |
Family
ID=11665354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3007419A Pending JPH04260976A (ja) | 1991-01-25 | 1991-01-25 | 論理検証方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04260976A (ja) |
-
1991
- 1991-01-25 JP JP3007419A patent/JPH04260976A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04260976A (ja) | 論理検証方法 | |
| US20030188272A1 (en) | Synchronous assert module for hardware description language library | |
| JPH08221456A (ja) | タイミング検証方法及びタイミング検証システム | |
| US20060090147A1 (en) | Inspection method and inspection apparatus for semiconductor integrated circuit | |
| JPH04246778A (ja) | 半導体集積回路の配置方式 | |
| JPH07120368B2 (ja) | クロストークノイズ解析方式 | |
| JPS6126243A (ja) | Ｌｓｉア−トワ−クデ−タの回路接続照合出力装置 | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JPH07306881A (ja) | 論理シミュレーション結果解析支援装置 | |
| JPH05101129A (ja) | 論理検証方法 | |
| JP2943161B2 (ja) | 故障シミュレーション方法 | |
| JPH03157781A (ja) | 論理回路検証方式 | |
| JP2821188B2 (ja) | レイアウトパターン情報抽出装置 | |
| JP2830579B2 (ja) | 論理シミュレーション装置 | |
| JPH04359376A (ja) | 論理検証方法 | |
| JP2838599B2 (ja) | テスト容易化回路 | |
| JPH03208177A (ja) | レイアウト検証装置 | |
| JPS63254567A (ja) | 論理回路設計検証用の表示装置 | |
| JPH07167925A (ja) | タイミング検証方法及び検証装置 | |
| JPH0581368A (ja) | スキヤンパスにおける双方向端子のモード検証方法 | |
| JPH0926985A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPH04266168A (ja) | 論理検証方式 | |
| JPH04278673A (ja) | 論理回路動作状態表示方法 | |
| JPH02105943A (ja) | シミュレーション方式 | |
| JPH08263543A (ja) | 配線レイアウト検証方法および装置 |