JPH04261090A - プリント配線基板及び半導体素子の実装構造 - Google Patents

プリント配線基板及び半導体素子の実装構造

Info

Publication number
JPH04261090A
JPH04261090A JP3016370A JP1637091A JPH04261090A JP H04261090 A JPH04261090 A JP H04261090A JP 3016370 A JP3016370 A JP 3016370A JP 1637091 A JP1637091 A JP 1637091A JP H04261090 A JPH04261090 A JP H04261090A
Authority
JP
Japan
Prior art keywords
semiconductor element
conductor
wiring board
substrate
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3016370A
Other languages
English (en)
Inventor
Shigenari Takami
茂成 高見
Mitsuhiro Kani
充弘 可児
Yoshimasa Himura
檜村　芳正
Takeshi Kano
武司 加納
Toru Higuchi
徹 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP3016370A priority Critical patent/JPH04261090A/ja
Publication of JPH04261090A publication Critical patent/JPH04261090A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体素子を直接実装
できるプリント配線基板及びその基板を用いた半導体素
子の実装構造に関するものである。
【０００２】
【従来の技術】半導体素子を直接実装する従来のプリン
ト配線基板、例えば、金（Ａｕ）ワイヤボンディング用
ＣＯＢ（ｃｈｉｐ　ｏｎ　ｂｏａｒｄ）は、図３に示す
ように、基材１上に導体として銅（Ｃｕ）箔２が設けら
れ、Ｃｕ箔２の上に基板表面側と裏面側の導通をとるた
めのスルーホール３にメッキ（通常はＣｕメッキ）４が
施され、さらにその上にＮｉメッキ５、Ａｕメッキ６が
施されている。 この配線基板上に、図４に示すように、半導体素子７を
接着剤（Ａｇペースト等）８によりダイボンディングし
、さらに基板導体との電気的接続を金（Ａｕ）線９を用
いてワイヤボンディングにより行う。
【０００３】一方、Ｃｕワイヤボンディングを行う場合
、理論的には、上記Ａｕワイヤボンディング用基板のよ
うに、導体にメッキ処理を施す必要はなく、Ｃｕ箔２に
直接Ｃｕワイヤボンディングが可能であるため、コスト
ダウンが図れるメリットがある。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｃｕ箔
２に直接ワイヤボンディングした場合、通常の基材１で
は、ボンディング中の加熱により軟化し、Ｃｕ箔２上の
見かけの硬度も低下してしまい、ボンディング中にキャ
ピラリーが沈み込み、ボンディングが不可能となる。
【０００５】本発明は、上記問題点に鑑みなされたもの
で、その目的とするところは、導体上の見かけ上の硬度
を上げ、Ｃｕワイヤボンディングが可能なプリント配線
基板及びその基板を用いた半導体素子の実装構造を提供
することにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
本発明は、基材上に形成した導体に半導体素子を直接実
装するプリント配線基板において、前記導体をニッケル
（Ｎｉ）箔で形成するとともに、ニッケル箔上に銅（Ｃ
ｕ）メッキを施したことを特徴とするものであり、また
、このプリント配線基板に半導体素子をダイボンディン
グし、基板導体との電気的接続を銅（Ｃｕ）ワイヤボン
ディングにより行ったことを特徴とするものである。
【０００７】
【作用】本発明によれば、Ｃｕワイヤボンディング中の
加熱により、たとえ基板が軟化したとしても、Ｎｉ箔の
硬度が作用して導体の硬度を保つことができ、Ｃｕワイ
ヤボンディングが可能となる。
【０００８】
【実施例】図１は本発明に係るプリント配線基板の一実
施例を示すもので、その製法は、まず、基材１１上に導
体としてニッケル（Ｎｉ）箔１２を、従来Ｃｕ箔２を基
材１に接着するのと同様に、プリプレグを用いて接着す
る。次に、基板表面側と裏面側の電気的導通をとるため
のスルーホール１３を明ける。これに無電解または電解
のＣｕメッキ１４を施し、スルーホール１３部分の信頼
性を向上させる。その後、必要に応じてパターンのエッ
チングを行い、ボンディング用基板が完成する。
【０００９】その基板上に半導体素子１７を、図２に示
すように、Ａｇペースト等の接着剤１８によりダイボン
ディングし、半導体素子１７と基板導体とをＣｕワイヤ
１９を用いてワイヤボンディングにより電気的接続を行
う。
【００１０】このように構成することにより、Ｃｕワイ
ヤボンディング中の加熱により、たとえ基板が軟化した
としても、Ｎｉ箔１２の硬度が作用して導体の硬度を保
つことができ、Ｃｕワイヤボンディングが可能となる。
【００１１】
【発明の効果】本発明によれば、下記のような効果を奏
する。
【００１２】■　　Ｃｕワイヤボンディングが可能であ
るため、コストダウンが図れる。■　　貴金属（例えば
Ａｕ）メッキが不要であるためコストダウンが図れる。
【００１３】■　　パターンのエッチング後に電解メッ
キする工程が無いため、メッキ用リードが不要となり、
パターンの高密度化が図れる。
【図面の簡単な説明】
【図１】本発明に係るプリント配線基板の一実施例を示
す断面図である。
【図２】本発明に係る半導体素子の実装構造の一実施例
を示す断面図である。
【図３】従来例に係るプリント配線基板の一例を示す断
面図である。
【図４】従来例に係る半導体素子の実装構造の一例を示
す断面図である。
【符号の説明】
１１　　基材 １２　　ニッケル（Ｎｉ）箔 １３　　スルーホール １４　　銅（Ｃｕ）メッキ １７　　半導体素子 １８　　接着剤 １９　　銅（Ｃｕ）ワイヤ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】　　基材上に形成した導体に半導体素子を
    直接実装するプリント配線基板において、前記導体をニ
    ッケル箔で形成するとともに、ニッケル箔上に銅メッキ
    を施したことを特徴とするプリント配線基板。
  2. 【請求項２】　　請求項１記載のプリント配線基板に半
    導体素子をダイボンディングするとともに、基板導体と
    の電気的接続を銅ワイヤボンディングにより行ったこと
    を特徴とする半導体素子の実装構造。
JP3016370A 1991-02-07 1991-02-07 プリント配線基板及び半導体素子の実装構造 Pending JPH04261090A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3016370A JPH04261090A (ja) 1991-02-07 1991-02-07 プリント配線基板及び半導体素子の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3016370A JPH04261090A (ja) 1991-02-07 1991-02-07 プリント配線基板及び半導体素子の実装構造

Publications (1)

Publication Number Publication Date
JPH04261090A true JPH04261090A (ja) 1992-09-17

Family

ID=11914420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3016370A Pending JPH04261090A (ja) 1991-02-07 1991-02-07 プリント配線基板及び半導体素子の実装構造

Country Status (1)

Country Link
JP (1) JPH04261090A (ja)

Similar Documents

Publication Publication Date Title
US6291271B1 (en) Method of making semiconductor chip package
US6348416B1 (en) Carrier substrate for producing semiconductor device
JP3937993B2 (ja) 配線板の製造方法
CN101536183B (zh) 引线框条带、半导体装置以及用于制造该引线框的方法
JPH0232558A (ja) ハイブリッド集積回路製作方法
JPH04261090A (ja) プリント配線基板及び半導体素子の実装構造
JP2798108B2 (ja) 混成集積回路装置
JP3051570B2 (ja) リードフレーム及び半導体装置
JP2784248B2 (ja) 半導体装置の製造方法
JP2002050715A (ja) 半導体パッケージの製造方法
JPH10340925A (ja) 半導体装置およびその製造方法
JPH02121359A (ja) 電子部品搭載用基板
JP3810155B2 (ja) ワイヤボンディング方法
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
JP3006523B2 (ja) 貼合回路基板
JP3095857B2 (ja) 電子部品搭載用基板
JP2784209B2 (ja) 半導体装置
JP2865166B1 (ja) 樹脂封止形電子部品
JP3005841B2 (ja) 半導体装置用リ−ドフレ−ム及びその製造方法
JPH04119653A (ja) 集積回路素子
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH06260538A (ja) 半導体装置
JP2942401B2 (ja) メッキ用治具
JP2000200848A (ja) 電子部品実装用回路基板及び半導体装置
JPH10189846A (ja) 半導体装置用ヒートスラグ及び半導体装置