JP2000200848A - 電子部品実装用回路基板及び半導体装置 - Google Patents
電子部品実装用回路基板及び半導体装置Info
- Publication number
- JP2000200848A JP2000200848A JP11000773A JP77399A JP2000200848A JP 2000200848 A JP2000200848 A JP 2000200848A JP 11000773 A JP11000773 A JP 11000773A JP 77399 A JP77399 A JP 77399A JP 2000200848 A JP2000200848 A JP 2000200848A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- mounting
- circuit board
- electronic component
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/656—Fan-in layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 半導体素子等の電子部品を実装基板に実装し
た際の熱応力を効果的に緩和し、信頼性の高い実装構造
を提供する。 【解決手段】 面実装型の電子部品の接続端子が形成さ
れた面と実装基板の接続用の電極が形成された面との間
に介在して、電子部品の接続端子と実装基板の電極とを
電気的に接続する電子部品実装用回路基板において、電
気的絶縁性を有する基板10の一方の面に前記接続端子
の平面配列に対応して接続端子が接合されるパッド12
aが設けられると共に、基板10の他方の面に前記電極
の平面配列に対応して接続電極が接合されるパッド12
bが配置され、前記一方の面に設けられた各パッド12
aと他方の面に設けられた各パッド12bとの間に、基
板の両面間を貫通する貫通孔14が形成され、該貫通孔
14内で基板10の一方に設けられたパッド12aと他
方の面に設けられたパッド12bとの間に接続ワイヤ1
6が接続されて基板10の両面に設けられたパッド12
a、12bが電気的に接続されていることを特徴とす
る。
た際の熱応力を効果的に緩和し、信頼性の高い実装構造
を提供する。 【解決手段】 面実装型の電子部品の接続端子が形成さ
れた面と実装基板の接続用の電極が形成された面との間
に介在して、電子部品の接続端子と実装基板の電極とを
電気的に接続する電子部品実装用回路基板において、電
気的絶縁性を有する基板10の一方の面に前記接続端子
の平面配列に対応して接続端子が接合されるパッド12
aが設けられると共に、基板10の他方の面に前記電極
の平面配列に対応して接続電極が接合されるパッド12
bが配置され、前記一方の面に設けられた各パッド12
aと他方の面に設けられた各パッド12bとの間に、基
板の両面間を貫通する貫通孔14が形成され、該貫通孔
14内で基板10の一方に設けられたパッド12aと他
方の面に設けられたパッド12bとの間に接続ワイヤ1
6が接続されて基板10の両面に設けられたパッド12
a、12bが電気的に接続されていることを特徴とす
る。
Description
【0001】
【発明の属する技術分野】本発明は半導体素子あるいは
チップサイズパッケージ等の面実装型の電子部品を搭載
する電子部品用実装基板及びこれを用いた半導体装置に
関する。
チップサイズパッケージ等の面実装型の電子部品を搭載
する電子部品用実装基板及びこれを用いた半導体装置に
関する。
【0002】
【従来の技術】フリップチップ型の半導体装置あるいは
チップサイズパッケージ等の面実装型の電子部品を実装
基板に実装した場合の問題として、実装基板と半導体素
子との熱膨張係数が相違することによる熱応力の問題が
ある。すなわち、半導体素子を実装基板に実装した際
に、半導体素子と実装基板との間で生じた熱応力により
半導体素子にクラックが生じたり、実装基板と半導体素
子との接合部が剥離したりするといった問題がある。
チップサイズパッケージ等の面実装型の電子部品を実装
基板に実装した場合の問題として、実装基板と半導体素
子との熱膨張係数が相違することによる熱応力の問題が
ある。すなわち、半導体素子を実装基板に実装した際
に、半導体素子と実装基板との間で生じた熱応力により
半導体素子にクラックが生じたり、実装基板と半導体素
子との接合部が剥離したりするといった問題がある。
【0003】このような半導体素子等の電子部品を実装
した際に生じる熱応力の問題を解消する方法としては半
導体素子を搭載するパッケージ側に熱応力を緩和する緩
衝部分を設けて半導体素子に過大な熱応力が作用しない
ようにする方法、半導体素子を実装した後、半導体素子
と実装基板との接合部分にアンダーフィル材を充填して
半導体素子を固定することによって接合部で剥離等が生
じないようにするといった方法がある。また、半導体素
子を搭載するパッケージ側に熱応力を緩和する緩衝部分
を設ける方法としては、エラストマー等の緩衝材によっ
て形成した緩衝層を介して半導体素子を基板に搭載する
方法、半導体素子の電極に接続される接続端子をワイヤ
によって形成し、接続端子に弾性を付与して接続端子が
変形できるようにするといった方法がある。
した際に生じる熱応力の問題を解消する方法としては半
導体素子を搭載するパッケージ側に熱応力を緩和する緩
衝部分を設けて半導体素子に過大な熱応力が作用しない
ようにする方法、半導体素子を実装した後、半導体素子
と実装基板との接合部分にアンダーフィル材を充填して
半導体素子を固定することによって接合部で剥離等が生
じないようにするといった方法がある。また、半導体素
子を搭載するパッケージ側に熱応力を緩和する緩衝部分
を設ける方法としては、エラストマー等の緩衝材によっ
て形成した緩衝層を介して半導体素子を基板に搭載する
方法、半導体素子の電極に接続される接続端子をワイヤ
によって形成し、接続端子に弾性を付与して接続端子が
変形できるようにするといった方法がある。
【0004】
【発明が解決しようとする課題】しかしながら、半導体
素子やチップサイズパッケージ等の面実装型の半導体装
置に実装時における熱応力を緩和するための緩衝構造を
設けることは、製造工程が複雑になるという問題があ
る。また、フリップチップタイプの半導体素子を実装す
る場合は、構造上、有効な緩衝構造を設けることができ
ないという問題がある。
素子やチップサイズパッケージ等の面実装型の半導体装
置に実装時における熱応力を緩和するための緩衝構造を
設けることは、製造工程が複雑になるという問題があ
る。また、フリップチップタイプの半導体素子を実装す
る場合は、構造上、有効な緩衝構造を設けることができ
ないという問題がある。
【0005】本発明はこれらの課題を解決すべくなされ
たものであり、フリップチップタイプの半導体素子やチ
ップサイズパッケージ等の面実装型の電子部品を実装し
た際に生じる熱応力を効果的に緩和して信頼性の高い実
装構造を可能にする電子部品実装用回路基板及びこれを
用いた半導体装置を提供することを目的とする。
たものであり、フリップチップタイプの半導体素子やチ
ップサイズパッケージ等の面実装型の電子部品を実装し
た際に生じる熱応力を効果的に緩和して信頼性の高い実
装構造を可能にする電子部品実装用回路基板及びこれを
用いた半導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、本発明は次の構成を備える。すなわち、面実装型の
電子部品の接続端子が形成された面と実装基板の接続用
の電極が形成された面との間に介在して、電子部品の接
続端子と実装基板の電極とを電気的に接続する電子部品
実装用回路基板において、電気的絶縁性を有する基板の
一方の面に前記接続端子の平面配列に対応して接続端子
が接合されるパッドが設けられると共に、基板の他方の
面に前記電極の平面配列に対応して電極が接合されるパ
ッドが設けられ、前記一方の面に設けられた各パッドと
他方の面に設けられた各パッドとの間に、基板の両面間
を貫通する貫通孔が形成され、該貫通孔内で基板の一方
の面に設けられたパッドと他方の面に設けられたパッド
との間に接続ワイヤが接続されて基板の両面に設けられ
たパッドが電気的に接続されていることを特徴とする。
また、前記接続ワイヤが、S字形等の変形可能な形状に
形成されていることは、パッドと接続端子との接合部で
効果的な緩衝作用を得る上で有効である。また、前記貫
通孔内に絶縁材料あるいは導電材料からなる緩衝材が充
填されていることを特徴とする。また、前記緩衝材が、
ヤング率10MPa〜10GPa、好ましくは10MP
a〜1GPaの低弾性材料からなることにより、接続端
子等との接合部が好適な緩衝作用を奏することができ
る。
め、本発明は次の構成を備える。すなわち、面実装型の
電子部品の接続端子が形成された面と実装基板の接続用
の電極が形成された面との間に介在して、電子部品の接
続端子と実装基板の電極とを電気的に接続する電子部品
実装用回路基板において、電気的絶縁性を有する基板の
一方の面に前記接続端子の平面配列に対応して接続端子
が接合されるパッドが設けられると共に、基板の他方の
面に前記電極の平面配列に対応して電極が接合されるパ
ッドが設けられ、前記一方の面に設けられた各パッドと
他方の面に設けられた各パッドとの間に、基板の両面間
を貫通する貫通孔が形成され、該貫通孔内で基板の一方
の面に設けられたパッドと他方の面に設けられたパッド
との間に接続ワイヤが接続されて基板の両面に設けられ
たパッドが電気的に接続されていることを特徴とする。
また、前記接続ワイヤが、S字形等の変形可能な形状に
形成されていることは、パッドと接続端子との接合部で
効果的な緩衝作用を得る上で有効である。また、前記貫
通孔内に絶縁材料あるいは導電材料からなる緩衝材が充
填されていることを特徴とする。また、前記緩衝材が、
ヤング率10MPa〜10GPa、好ましくは10MP
a〜1GPaの低弾性材料からなることにより、接続端
子等との接合部が好適な緩衝作用を奏することができ
る。
【0007】また、面実装型の電子部品の接続端子が形
成された面と実装基板の接続用の電極が形成された面と
の間に介在して、電子部品の接続端子と実装基板の電極
とを電気的に接続する電子部品実装用回路基板におい
て、電気的絶縁性を有する基板の一方の面に前記接続端
子の平面配列に対応して接続端子が接合されるパッドが
設けられると共に、基板の他方の面に前記電極の平面配
列に対応して電極が接合されるパッドが設けられ、前記
一方の面に設けられた各パッドと他方の面に設けられた
各パッドとの間に、基板の両面間を貫通する貫通孔が形
成され、該貫通孔内に導電体が充填されて基板の両面に
設けられたパッドが電気的に接続されていることを特徴
とする。また、前記導電体が、緩衝性を有する導電材料
からなることを特徴とする。また、前記基板が、ヤング
率10MPa〜10GPa、好ましくは10MPa〜1
GPaの低弾性材料からなることにより、緩衝性にすぐ
れた電子部品実装用回路基板として得られる。
成された面と実装基板の接続用の電極が形成された面と
の間に介在して、電子部品の接続端子と実装基板の電極
とを電気的に接続する電子部品実装用回路基板におい
て、電気的絶縁性を有する基板の一方の面に前記接続端
子の平面配列に対応して接続端子が接合されるパッドが
設けられると共に、基板の他方の面に前記電極の平面配
列に対応して電極が接合されるパッドが設けられ、前記
一方の面に設けられた各パッドと他方の面に設けられた
各パッドとの間に、基板の両面間を貫通する貫通孔が形
成され、該貫通孔内に導電体が充填されて基板の両面に
設けられたパッドが電気的に接続されていることを特徴
とする。また、前記導電体が、緩衝性を有する導電材料
からなることを特徴とする。また、前記基板が、ヤング
率10MPa〜10GPa、好ましくは10MPa〜1
GPaの低弾性材料からなることにより、緩衝性にすぐ
れた電子部品実装用回路基板として得られる。
【0008】また、半導体装置として、前記電子部品実
装用回路基板が、被実装品である電子部品の接続端子が
形成された面と実装基板の電極が形成された面との間に
介在し、前記接続端子が基板の一方の面に設けられたパ
ッドと接合され、前記電極が基板の他方の面に設けられ
たパッドと接合されていることを特徴とする。
装用回路基板が、被実装品である電子部品の接続端子が
形成された面と実装基板の電極が形成された面との間に
介在し、前記接続端子が基板の一方の面に設けられたパ
ッドと接合され、前記電極が基板の他方の面に設けられ
たパッドと接合されていることを特徴とする。
【0009】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図1は本発明に係
る電子部品実装用回路基板の実施形態を示す断面図であ
る。本実施形態の電子部品実装用回路基板は、低弾性材
料によって形成した電気的絶縁性を有する基板10の両
面に、半導体素子等の被実装品の接続端子と実装基板に
設けられた電極の平面配置に対応した配置でパッド12
a、12bを設け、パッド12a、12bに位置合わせ
して基板10を厚さ方向に貫通して設けられた貫通孔1
4内で、基板10の両面に設けたパッ12a、12bの
内面間を接続ワイヤ16によって接続し、緩衝材18に
よって貫通孔14を充填して成るものである。
添付図面に基づいて詳細に説明する。図1は本発明に係
る電子部品実装用回路基板の実施形態を示す断面図であ
る。本実施形態の電子部品実装用回路基板は、低弾性材
料によって形成した電気的絶縁性を有する基板10の両
面に、半導体素子等の被実装品の接続端子と実装基板に
設けられた電極の平面配置に対応した配置でパッド12
a、12bを設け、パッド12a、12bに位置合わせ
して基板10を厚さ方向に貫通して設けられた貫通孔1
4内で、基板10の両面に設けたパッ12a、12bの
内面間を接続ワイヤ16によって接続し、緩衝材18に
よって貫通孔14を充填して成るものである。
【0010】電子部品実装用回路基板は半導体素子等の
被実装品と実装基板との間に介在して被実装品と実装基
板との間を電気的に接続するものである。したがって、
基板10の両面に形成するパッド12a、12bは各々
被実装品の接続端子の平面配置と実装基板に設けられた
電極の平面配置と一致する配置となっている必要があ
る。図1に示した実施形態の電子部品実装用回路基板は
半導体素子等の被実装品の接続端子の平面配置と実装基
板に設けられた電極の平面配置がまったく同一の場合の
例であるが、基板10の両面に配置するパッド12a、
12bの平面配置が相互に若干変位していることは可能
である。
被実装品と実装基板との間に介在して被実装品と実装基
板との間を電気的に接続するものである。したがって、
基板10の両面に形成するパッド12a、12bは各々
被実装品の接続端子の平面配置と実装基板に設けられた
電極の平面配置と一致する配置となっている必要があ
る。図1に示した実施形態の電子部品実装用回路基板は
半導体素子等の被実装品の接続端子の平面配置と実装基
板に設けられた電極の平面配置がまったく同一の場合の
例であるが、基板10の両面に配置するパッド12a、
12bの平面配置が相互に若干変位していることは可能
である。
【0011】基板10を低弾性材料によって形成するの
は、電子部品を実装した際に生じる熱応力が好適に緩和
されるようにするためである。このため、基板10には
実装時の熱応力を緩和するに十分な緩衝性を有する材
料、たとえばシリコーン樹脂、シリコーンゴム等の緩衝
性の優れた材料が好適に使用できる。緩衝性を備えた基
板10としては、ヤング率10MPa〜10GPa程度
の材料が好適に使用でき、より好ましくはヤング率10
MPa〜1GPa程度の材料が使用できる。
は、電子部品を実装した際に生じる熱応力が好適に緩和
されるようにするためである。このため、基板10には
実装時の熱応力を緩和するに十分な緩衝性を有する材
料、たとえばシリコーン樹脂、シリコーンゴム等の緩衝
性の優れた材料が好適に使用できる。緩衝性を備えた基
板10としては、ヤング率10MPa〜10GPa程度
の材料が好適に使用でき、より好ましくはヤング率10
MPa〜1GPa程度の材料が使用できる。
【0012】なお、基板10を低弾性材料によって形成
することにより、実装時の熱応力を効果的に緩和するこ
とができるが、本実施形態の電子部品用回路基板では、
基板10を厚さ方向に貫通する貫通孔14を設け、貫通
孔14内で接続ワイヤ16によってパッド12a、12
bを接続するようにしているから、被実装部品の接続端
子と実装基板の電極が接合されるパッド12a、12b
部分でも緩衝作用が奏される。したがって、基板10を
低弾性材料によって形成しない場合であっても一定の緩
衝効果を得ることが可能である。
することにより、実装時の熱応力を効果的に緩和するこ
とができるが、本実施形態の電子部品用回路基板では、
基板10を厚さ方向に貫通する貫通孔14を設け、貫通
孔14内で接続ワイヤ16によってパッド12a、12
bを接続するようにしているから、被実装部品の接続端
子と実装基板の電極が接合されるパッド12a、12b
部分でも緩衝作用が奏される。したがって、基板10を
低弾性材料によって形成しない場合であっても一定の緩
衝効果を得ることが可能である。
【0013】基板10の両面に設けたパッド12a、1
2bは貫通孔14内でパッド12aとパッド12bの内
面間を接続ワイヤ16によって接続することにより電気
的に接続される。接続ワイヤ16は半導体装置の製造工
程で一般に使われているワイヤボンディング法を利用し
て設けることができる。図示したように、接続ワイヤ1
6をS字形あるいは螺旋形等の柔軟に曲げられる形状に
設ければ、実装時の熱応力によって基板10等が変形し
た場合でも容易に追随できて効果的である。もちろん、
直線形、円弧形等に接続ワイヤ16を設けても所要の作
用を得ることが可能である。
2bは貫通孔14内でパッド12aとパッド12bの内
面間を接続ワイヤ16によって接続することにより電気
的に接続される。接続ワイヤ16は半導体装置の製造工
程で一般に使われているワイヤボンディング法を利用し
て設けることができる。図示したように、接続ワイヤ1
6をS字形あるいは螺旋形等の柔軟に曲げられる形状に
設ければ、実装時の熱応力によって基板10等が変形し
た場合でも容易に追随できて効果的である。もちろん、
直線形、円弧形等に接続ワイヤ16を設けても所要の作
用を得ることが可能である。
【0014】本実施形態では貫通孔14の内部に緩衝材
18を充填して、貫通孔14の部分でも熱応力を緩和で
きるようにした。緩衝材18は基材10と同一の材料で
あっても異なる材料であってもよい。緩衝材18と基材
10が同一の材料であって、緩衝材18としてペースト
状のものが使用できるような場合には、ペースト状の緩
衝材18を貫通孔14に充填するとよい。ペースト状あ
るいはゼリー状等の緩衝材18による緩衝効果は大きい
からである。また、緩衝材18は電気的絶縁性を有する
ものに限られない。導電性を有する緩衝材18であって
も低弾性材料を使用して所要の緩衝作用を得ることがで
きる。緩衝材18としては、ヤング率10MPa〜10
GPa程度の材料が好適に使用され、より好ましくはヤ
ング率10MPa〜1GPa程度の材料が使用される。
18を充填して、貫通孔14の部分でも熱応力を緩和で
きるようにした。緩衝材18は基材10と同一の材料で
あっても異なる材料であってもよい。緩衝材18と基材
10が同一の材料であって、緩衝材18としてペースト
状のものが使用できるような場合には、ペースト状の緩
衝材18を貫通孔14に充填するとよい。ペースト状あ
るいはゼリー状等の緩衝材18による緩衝効果は大きい
からである。また、緩衝材18は電気的絶縁性を有する
ものに限られない。導電性を有する緩衝材18であって
も低弾性材料を使用して所要の緩衝作用を得ることがで
きる。緩衝材18としては、ヤング率10MPa〜10
GPa程度の材料が好適に使用され、より好ましくはヤ
ング率10MPa〜1GPa程度の材料が使用される。
【0015】このように、半導体素子等の電子部品と実
装基板との間で電気的に接続する部位およびこれらを支
持する基板10を熱応力を効果的に緩和する構成とした
ことにより、半導体素子等の電子部品を実装した際の熱
応力を効果的に緩和することが可能となる。図2は上記
実施形態の電子部品実装用回路基板を使用して半導体素
子20を実装基板30に実装した状態を示す。半導体素
子20の接続端子形成面に形成された接続端子22と基
板10の一方の面に形成したパッド12aとがはんだ2
4により接合され、実装基板30の表面に形成された各
々の電極32と基板10の他方の面に形成したパッド1
2bとがはんだ34により接合されている。
装基板との間で電気的に接続する部位およびこれらを支
持する基板10を熱応力を効果的に緩和する構成とした
ことにより、半導体素子等の電子部品を実装した際の熱
応力を効果的に緩和することが可能となる。図2は上記
実施形態の電子部品実装用回路基板を使用して半導体素
子20を実装基板30に実装した状態を示す。半導体素
子20の接続端子形成面に形成された接続端子22と基
板10の一方の面に形成したパッド12aとがはんだ2
4により接合され、実装基板30の表面に形成された各
々の電極32と基板10の他方の面に形成したパッド1
2bとがはんだ34により接合されている。
【0016】電子部品実装用回路基板は半導体素子20
と実装基板30との中間に介在して半導体素子20の接
続端子22と実装基板30の電極32とを電気的に接続
している。電子部品実装用回路基板は基板10および接
続ワイヤ16、緩衝材18の作用により十分な緩衝性を
有するから、実装基板30と半導体素子20の熱膨張係
数が相違してこれらの間に熱応力が生じる場合であって
も、電子部品実装用回路基板の緩衝作用によって熱応力
が半導体素子20に作用したり、実装基板と半導体素子
20の接合部に作用したりすることを効果的に防止する
ことが可能になる。これによって、きわめて信頼性の高
い実装構造として提供することが可能になる。
と実装基板30との中間に介在して半導体素子20の接
続端子22と実装基板30の電極32とを電気的に接続
している。電子部品実装用回路基板は基板10および接
続ワイヤ16、緩衝材18の作用により十分な緩衝性を
有するから、実装基板30と半導体素子20の熱膨張係
数が相違してこれらの間に熱応力が生じる場合であって
も、電子部品実装用回路基板の緩衝作用によって熱応力
が半導体素子20に作用したり、実装基板と半導体素子
20の接合部に作用したりすることを効果的に防止する
ことが可能になる。これによって、きわめて信頼性の高
い実装構造として提供することが可能になる。
【0017】図3は上述した実施形態の電子部品実装用
回路基板の製造方法を示す。図3(a) はシリコーン樹脂
等の弾性材料をシート状に形成した基材40に銅箔42
を被着した材料である。基材40は電子部品実装用回路
基板の基板10となるものであり、所定の弾性を有する
材料によって形成したものを使用する。銅箔42は電気
的接続用のパッドとなるものである。
回路基板の製造方法を示す。図3(a) はシリコーン樹脂
等の弾性材料をシート状に形成した基材40に銅箔42
を被着した材料である。基材40は電子部品実装用回路
基板の基板10となるものであり、所定の弾性を有する
材料によって形成したものを使用する。銅箔42は電気
的接続用のパッドとなるものである。
【0018】図3(b) は基材40にレーザ光を照射して
貫通孔14を形成した状態である。貫通孔14は半導体
素子等の実装基板に搭載する電子部品の接続端子の平面
配置に一致させて形成する。上述したように、貫通孔1
4は基板10の両面に設けるパッド12a、12bを接
続ワイヤ16によって接続するために設けるもので、接
続ワイヤ16を形成できる径寸法に形成する。レーザ光
照射によって貫通孔14を設ける場合は銅箔42でレー
ザ光が遮断され、銅箔42を露出させた貫通孔14を容
易に形成することができる。
貫通孔14を形成した状態である。貫通孔14は半導体
素子等の実装基板に搭載する電子部品の接続端子の平面
配置に一致させて形成する。上述したように、貫通孔1
4は基板10の両面に設けるパッド12a、12bを接
続ワイヤ16によって接続するために設けるもので、接
続ワイヤ16を形成できる径寸法に形成する。レーザ光
照射によって貫通孔14を設ける場合は銅箔42でレー
ザ光が遮断され、銅箔42を露出させた貫通孔14を容
易に形成することができる。
【0019】図3(c) は各々の貫通孔14内で銅箔42
の内面に接続ワイヤ16の基端をボンディングし、S字
形に湾曲させるようにして引き出し、先端が貫通孔14
の開口面よりも外側に突出した位置で切断した状態であ
る。次に、図3(d) に示すように、貫通孔14に緩衝材
18を充填する。緩衝材18を充填する場合は、基材4
0の表面と緩衝材18の表面が同一平面になるように貫
通孔14の上端面まで充填する。
の内面に接続ワイヤ16の基端をボンディングし、S字
形に湾曲させるようにして引き出し、先端が貫通孔14
の開口面よりも外側に突出した位置で切断した状態であ
る。次に、図3(d) に示すように、貫通孔14に緩衝材
18を充填する。緩衝材18を充填する場合は、基材4
0の表面と緩衝材18の表面が同一平面になるように貫
通孔14の上端面まで充填する。
【0020】次に、基材40の上面に無電解銅めっきお
よび電解銅めっきを施し、基材40の表面を銅層44に
よって被覆する。図3(e) が基材40の露出面と緩衝材
18の露出面が銅層44によって被覆された状態を示
す。貫通孔14の開口面よりも接続ワイヤ16の先端が
突出していることにより、接続ワイヤ16と銅層44と
が電気的に接続される。
よび電解銅めっきを施し、基材40の表面を銅層44に
よって被覆する。図3(e) が基材40の露出面と緩衝材
18の露出面が銅層44によって被覆された状態を示
す。貫通孔14の開口面よりも接続ワイヤ16の先端が
突出していることにより、接続ワイヤ16と銅層44と
が電気的に接続される。
【0021】図3(f) は、最後に基材40の下面の銅箔
42と基材40の上面の銅層44をエッチングしてパッ
ド12a、12bを形成した状態である。パッド12
a、12bは実装する電子部品の接続端子の寸法及び実
装基板の電極の寸法に合わせて所定形状に形成すればよ
い。こうして、図1に示した電子部品実装用回路基板が
得られる。この電子部品実装用回路基板のパッド12
a、12bの平面配列は、電子部品の接続端子及び実装
基板の電極の平面配列に合わせてエリアアレイ状にパッ
ド12a、12bが配列されたものである。
42と基材40の上面の銅層44をエッチングしてパッ
ド12a、12bを形成した状態である。パッド12
a、12bは実装する電子部品の接続端子の寸法及び実
装基板の電極の寸法に合わせて所定形状に形成すればよ
い。こうして、図1に示した電子部品実装用回路基板が
得られる。この電子部品実装用回路基板のパッド12
a、12bの平面配列は、電子部品の接続端子及び実装
基板の電極の平面配列に合わせてエリアアレイ状にパッ
ド12a、12bが配列されたものである。
【0022】図4は電子部品実装用回路基板の他の実施
形態を示す。本実施形態の電子部品実装用回路基板は、
貫通孔14内に導電体50を充填して基板10の両面に
設けたパッド12a、12bを電気的に接続するように
構成したものである。導電体50としては導電性樹脂、
銀ペースト等のペースト体等が使用できる。上記実施形
態と同様に導電体50も緩衝性を有する材料であること
が熱応力を緩和する目的に有効である。なお、基板10
およびパッド12a、12bの構成は上記実施形態と同
様である。本実施形態の電子部品実装用回路基板を製造
する場合は、上記実施形態の製造方法で、貫通孔14を
形成した後、導電体50を充填することによればよい。
他の製造工程は上記実施形態と同様である。
形態を示す。本実施形態の電子部品実装用回路基板は、
貫通孔14内に導電体50を充填して基板10の両面に
設けたパッド12a、12bを電気的に接続するように
構成したものである。導電体50としては導電性樹脂、
銀ペースト等のペースト体等が使用できる。上記実施形
態と同様に導電体50も緩衝性を有する材料であること
が熱応力を緩和する目的に有効である。なお、基板10
およびパッド12a、12bの構成は上記実施形態と同
様である。本実施形態の電子部品実装用回路基板を製造
する場合は、上記実施形態の製造方法で、貫通孔14を
形成した後、導電体50を充填することによればよい。
他の製造工程は上記実施形態と同様である。
【0023】図5は電子部品実装用回路基板のさらに他
の実施形態を示す。本実施形態の電子部品実装用回路基
板は、基板10の両面のパッド12a、12bを貫通孔
内に導電体として金属柱52を設けて電気的に接続した
ものである。金属柱52を有する電子部品実装用回路基
板を製造する場合は、たとえば、前述した電子部品実装
用回路基板の製造方法で、基材40に貫通孔14を形成
した後、銅箔42をめっき給電層とする電解銅めっきに
より、貫通孔14内に銅を盛り上げて金属柱52を形成
することによる。パッド12a、12bを形成する方法
は上記実施形態と同様である。
の実施形態を示す。本実施形態の電子部品実装用回路基
板は、基板10の両面のパッド12a、12bを貫通孔
内に導電体として金属柱52を設けて電気的に接続した
ものである。金属柱52を有する電子部品実装用回路基
板を製造する場合は、たとえば、前述した電子部品実装
用回路基板の製造方法で、基材40に貫通孔14を形成
した後、銅箔42をめっき給電層とする電解銅めっきに
より、貫通孔14内に銅を盛り上げて金属柱52を形成
することによる。パッド12a、12bを形成する方法
は上記実施形態と同様である。
【0024】図6は電子部品実装用回路基板を多層に形
成する製造方法の例を示す。図6(a) は前述した製造方
法と同じ方法によって基材40の両面にパッド12a、
12bを設けた第1層目の回路基板を形成した状態であ
る。電子部品実装用回路基板を多層に形成する場合は第
1層目の基材40の表面に基材40と同様な電気的絶縁
性を有する弾性材料からなる基材40aを積層し、前述
した実施形態と同様に基材40aにレーザ光を照射し、
第1層目の回路基板に設けたパッド12aとの接続位置
に合わせて貫通孔14を形成する(図6(b))。基材40
aはシート状のものを接着する方法あるいは均等な厚さ
に弾性材料を塗布する方法等によって形成することがで
きる。
成する製造方法の例を示す。図6(a) は前述した製造方
法と同じ方法によって基材40の両面にパッド12a、
12bを設けた第1層目の回路基板を形成した状態であ
る。電子部品実装用回路基板を多層に形成する場合は第
1層目の基材40の表面に基材40と同様な電気的絶縁
性を有する弾性材料からなる基材40aを積層し、前述
した実施形態と同様に基材40aにレーザ光を照射し、
第1層目の回路基板に設けたパッド12aとの接続位置
に合わせて貫通孔14を形成する(図6(b))。基材40
aはシート状のものを接着する方法あるいは均等な厚さ
に弾性材料を塗布する方法等によって形成することがで
きる。
【0025】次に、各々の貫通孔14に接続ワイヤ16
をボンディングし、前述した実施形態と同様にS字形に
湾曲させて接続ワイヤ16を引き出し、先端が貫通孔1
4の開口面よりも外側に突出した位置で切断する(図6
(c))。次に、貫通孔14に緩衝材18を充填し、基材4
0の表面に無電解銅めっき及び電解銅めっきを施して銅
層44を形成する(図6(d))。最後に、銅層44をエッ
チングすることによって、第2層目の基材40aの表面
にパッド12cを形成する(図6(e))。
をボンディングし、前述した実施形態と同様にS字形に
湾曲させて接続ワイヤ16を引き出し、先端が貫通孔1
4の開口面よりも外側に突出した位置で切断する(図6
(c))。次に、貫通孔14に緩衝材18を充填し、基材4
0の表面に無電解銅めっき及び電解銅めっきを施して銅
層44を形成する(図6(d))。最後に、銅層44をエッ
チングすることによって、第2層目の基材40aの表面
にパッド12cを形成する(図6(e))。
【0026】こうして、接続ワイヤ16を介して第1層
目のパッド12a、12bと第2層目のパッド12cと
が電気的に接続された多層構成の電子部品実装用回路基
板が得られる。多層の電子部品実装用回路基板の場合に
は基材40および基材40aを合わせて基板10を構成
すると考えることにより、基板10の両面に半導体素子
等の電子部品の接続端子と実装基板の電極の配置に合わ
せてパッド12c、12bが設けられた電子部品実装用
回路基板として提供される。
目のパッド12a、12bと第2層目のパッド12cと
が電気的に接続された多層構成の電子部品実装用回路基
板が得られる。多層の電子部品実装用回路基板の場合に
は基材40および基材40aを合わせて基板10を構成
すると考えることにより、基板10の両面に半導体素子
等の電子部品の接続端子と実装基板の電極の配置に合わ
せてパッド12c、12bが設けられた電子部品実装用
回路基板として提供される。
【0027】この多層に形成された電子部品実装用回路
基板も前述した電子部品実装用回路基板と同様に、基板
および接続ワイヤ16等のパッド間を電気的に接続する
部位が十分な緩衝性を備えているから、半導体素子と実
装基板との中間に介在して、半導体素子の接続端子と実
装基板の電極とを電気的に接続する回路基板として用い
ることにより、半導体素子と実装基板との熱膨張係数が
相違することによって生じる熱応力を効果的に緩和する
ことができ、信頼性の高い実装構造を提供することが可
能になる。
基板も前述した電子部品実装用回路基板と同様に、基板
および接続ワイヤ16等のパッド間を電気的に接続する
部位が十分な緩衝性を備えているから、半導体素子と実
装基板との中間に介在して、半導体素子の接続端子と実
装基板の電極とを電気的に接続する回路基板として用い
ることにより、半導体素子と実装基板との熱膨張係数が
相違することによって生じる熱応力を効果的に緩和する
ことができ、信頼性の高い実装構造を提供することが可
能になる。
【0028】なお、本実施形態のように電子部品実装用
回路基板を多層に形成する場合は、層間に設けるパッド
12aは電気的接続のための配線パターンとして使用す
ることができる。すなわち、パッド12aは銅層等の導
体層をエッチングして形成するから、導体層をエッチン
グして任意のパターンで配線パターンを形成することが
でき、所要の配線パターンを形成して層間で電気的に接
続させることができる。半導体素子の接続端子がきわめ
て高密度に配置されていて実装基板の電極が半導体素子
の接続端子と同一の平面配置で配列できないような場合
に、電子部品実装用回路基板を多層に形成することによ
って電極の配置間隔を広げるといったことが可能にな
る。このような場合に電子部品実装用回路基板を多層に
形成することが有効である。
回路基板を多層に形成する場合は、層間に設けるパッド
12aは電気的接続のための配線パターンとして使用す
ることができる。すなわち、パッド12aは銅層等の導
体層をエッチングして形成するから、導体層をエッチン
グして任意のパターンで配線パターンを形成することが
でき、所要の配線パターンを形成して層間で電気的に接
続させることができる。半導体素子の接続端子がきわめ
て高密度に配置されていて実装基板の電極が半導体素子
の接続端子と同一の平面配置で配列できないような場合
に、電子部品実装用回路基板を多層に形成することによ
って電極の配置間隔を広げるといったことが可能にな
る。このような場合に電子部品実装用回路基板を多層に
形成することが有効である。
【0029】
【発明の効果】本発明に係る電子部品実装用回路基板に
よれば、上述したように、半導体素子等の電子部品を実
装基板に実装した際の熱応力を有効に緩和することがで
き、実装時の熱応力が電子部品に及ぼす悪影響や電子部
品と実装基板との接合部に及ぼす悪影響を解消すること
ができて、信頼性の高い電子部品の実装を可能にする。
また、本発明に係る電子部品実装用回路基板を用いれば
フリップチップタイプの半導体素子についても熱応力を
好適に緩和して実装することが可能になる。また、本発
明に係る半導体装置によれば、被実装品である電子部品
および実装基板との接合部に作用する実装時での熱応力
が電子部品実装用回路基板によって効果的に緩和され、
信頼性の高い半導体装置として提供することができる。
よれば、上述したように、半導体素子等の電子部品を実
装基板に実装した際の熱応力を有効に緩和することがで
き、実装時の熱応力が電子部品に及ぼす悪影響や電子部
品と実装基板との接合部に及ぼす悪影響を解消すること
ができて、信頼性の高い電子部品の実装を可能にする。
また、本発明に係る電子部品実装用回路基板を用いれば
フリップチップタイプの半導体素子についても熱応力を
好適に緩和して実装することが可能になる。また、本発
明に係る半導体装置によれば、被実装品である電子部品
および実装基板との接合部に作用する実装時での熱応力
が電子部品実装用回路基板によって効果的に緩和され、
信頼性の高い半導体装置として提供することができる。
【図1】電子部品実装用回路基板の実施形態を示す断面
図である。
図である。
【図2】電子部品実装用回路基板を用いて実装基板に半
導体素子を搭載した状態を示す断面図である。
導体素子を搭載した状態を示す断面図である。
【図3】電子部品実装用回路基板の製造方法を示す説明
図である。
図である。
【図4】電子部品実装用回路基板の他の実施形態を示す
断面図である。
断面図である。
【図5】電子部品実装用回路基板のさらに他の実施形態
を示す断面図である。
を示す断面図である。
【図6】多層に形成した電子部品実装用回路基板の製造
方法を示す断面図である。
方法を示す断面図である。
10 基板 12a、12b、12c パッド 14 貫通孔 16 接続ワイヤ 18 緩衝材 20 半導体素子 22 接続端子 24 はんだ 30 実装基板 32 電極 34 はんだ 40、40a 基材 42 銅箔 50 導電体 52 金属柱
Claims (8)
- 【請求項1】 面実装型の電子部品の接続端子が形成さ
れた面と実装基板の接続用の電極が形成された面との間
に介在して、電子部品の接続端子と実装基板の電極とを
電気的に接続する電子部品実装用回路基板において、 電気的絶縁性を有する基板の一方の面に前記接続端子の
平面配列に対応して接続端子が接合されるパッドが設け
られると共に、基板の他方の面に前記電極の平面配列に
対応して電極が接合されるパッドが設けられ、 前記一方の面に設けられた各パッドと他方の面に設けら
れた各パッドとの間に、基板の両面間を貫通する貫通孔
が形成され、 該貫通孔内で基板の一方の面に設けられたパッドと他方
の面に設けられたパッドとの間に接続ワイヤが接続され
て基板の両面に設けられたパッドが電気的に接続されて
いることを特徴とする電子部品実装用回路基板。 - 【請求項2】 接続ワイヤが、S字形等の変形可能な形
状に形成されていることを特徴とする請求項1記載の電
子部品実装用回路基板。 - 【請求項3】 前記貫通孔内に絶縁材料あるいは導電材
料からなる緩衝材が充填されていることを特徴とする請
求項1または2記載の電子部品実装用回路基板。 - 【請求項4】 前記緩衝材が、ヤング率10MPa〜1
0GPa、好ましくは10MPa〜1GPaの低弾性材
料からなることを特徴とする請求項3記載の電子部品実
装用回路基板。 - 【請求項5】 面実装型の電子部品の接続端子が形成さ
れた面と実装基板の接続用の電極が形成された面との間
に介在して、電子部品の接続端子と実装基板の電極とを
電気的に接続する電子部品実装用回路基板において、 電気的絶縁性を有する基板の一方の面に前記接続端子の
平面配列に対応して接続端子が接合されるパッドが設け
られると共に、基板の他方の面に前記電極の平面配列に
対応して電極が接合されるパッドが設けられ、 前記一方の面に設けられた各パッドと他方の面に設けら
れた各パッドとの間に、基板の両面間を貫通する貫通孔
が形成され、 該貫通孔内に導電体が充填されて基板の両面に設けられ
たパッドが電気的に接続されていることを特徴とする電
子部品実装用回路基板。 - 【請求項6】 前記導電体が、緩衝性を有する導電材料
からなることを特徴とする請求項5記載の電子部品実装
用回路基板。 - 【請求項7】 前記基板が、ヤング率10MPa〜10
GPa、好ましくは10MPa〜1GPaの低弾性材料
からなることを特徴とする請求項1、2、3、4、5ま
たは6記載の電子部品実装用回路基板。 - 【請求項8】 請求項1、2、3、4、5、6または7
記載の電子部品実装用回路基板が、被実装品である電子
部品の接続端子が形成された面と実装基板の電極が形成
された面との間に介在し、 前記接続端子が基板の一方の面に設けられたパッドと接
合され、前記電極が基板の他方の面に設けられたパッド
と接合されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11000773A JP2000200848A (ja) | 1999-01-06 | 1999-01-06 | 電子部品実装用回路基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11000773A JP2000200848A (ja) | 1999-01-06 | 1999-01-06 | 電子部品実装用回路基板及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200848A true JP2000200848A (ja) | 2000-07-18 |
Family
ID=11483029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11000773A Pending JP2000200848A (ja) | 1999-01-06 | 1999-01-06 | 電子部品実装用回路基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200848A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223162A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | チップ状電子部品、その製造方法及び実装構造 |
| JP2006080199A (ja) * | 2004-09-08 | 2006-03-23 | Ibiden Co Ltd | 電気中継板 |
| JP2016005892A (ja) * | 2014-05-30 | 2016-01-14 | キヤノン株式会社 | 液体吐出カートリッジ及び液体吐出装置 |
-
1999
- 1999-01-06 JP JP11000773A patent/JP2000200848A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005223162A (ja) * | 2004-02-06 | 2005-08-18 | Sony Corp | チップ状電子部品、その製造方法及び実装構造 |
| JP2006080199A (ja) * | 2004-09-08 | 2006-03-23 | Ibiden Co Ltd | 電気中継板 |
| JP2016005892A (ja) * | 2014-05-30 | 2016-01-14 | キヤノン株式会社 | 液体吐出カートリッジ及び液体吐出装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3502776B2 (ja) | バンプ付き金属箔及び回路基板及びこれを用いた半導体装置 | |
| JP2755252B2 (ja) | 半導体装置用パッケージ及び半導体装置 | |
| US4724472A (en) | Semiconductor device | |
| US7161242B2 (en) | Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element | |
| JPH0697225A (ja) | 半導体装置 | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| CN110402492B (zh) | 柔性导电粘合 | |
| JP2010165992A (ja) | 半導体装置及びその製造方法 | |
| JP2004266074A (ja) | 配線基板 | |
| JP2000200848A (ja) | 電子部品実装用回路基板及び半導体装置 | |
| JPH0324753A (ja) | 半導体装置用パッケージ | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2019140321A (ja) | 電子部品搭載用基板、及び、電子デバイス | |
| CN101958292A (zh) | 印刷电路板、封装件及其制造方法 | |
| JPH1098127A (ja) | 表面実装用半導体パッケージ | |
| KR100516815B1 (ko) | 반도체장치 | |
| JPH10340925A (ja) | 半導体装置およびその製造方法 | |
| JPH0955447A (ja) | 半導体装置 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JP4423053B2 (ja) | 配線基板 | |
| JP2000243874A (ja) | 半導体装置 | |
| JP3099767B2 (ja) | 電子部品組立体およびその製造方法 | |
| JP2000299550A (ja) | 配線基板及びその製造方法 | |
| JPH08298356A (ja) | プリント配線板 |