JPH04262426A - マイクロプロセッサ - Google Patents

マイクロプロセッサ

Info

Publication number
JPH04262426A
JPH04262426A JP3022550A JP2255091A JPH04262426A JP H04262426 A JPH04262426 A JP H04262426A JP 3022550 A JP3022550 A JP 3022550A JP 2255091 A JP2255091 A JP 2255091A JP H04262426 A JPH04262426 A JP H04262426A
Authority
JP
Japan
Prior art keywords
program
boundary
program counter
value
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3022550A
Other languages
English (en)
Inventor
Toshirou Harui
治居 敏朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP3022550A priority Critical patent/JPH04262426A/ja
Publication of JPH04262426A publication Critical patent/JPH04262426A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマイクロプロセッサを使
ったシステムでのプログラム開発においてデバッグを容
易にするための回路を組み込んだマイクロプロセッサに
関する。
【0002】
【従来の技術】情報処理装置において開発中のシステム
をデバッグする時は、プログラムの流れを1ステップ或
いは数ステップずつ順に実行させて、ハードウェアの動
作やソフトウェアが意図した論理通りに動いているかに
ついて調査を行う。
【0003】この場合、ハードウェアが安定して動作を
始めた後は、ソフトウェアの論理を追いかけて行くこと
により不具合を発見することができるが、ハードウェア
が安定していない開発の初期の段階においては、ソフト
ウェアの意図した通りには動かず、実行途中からそのプ
ログラムの動作範囲外のメモリ領域でプログラムが実行
されることがある。これをプログラムの暴走と呼ぶ。
【0004】このプログラムの暴走の原因を調査するこ
とは困難であり、従来は、回路の各部での動作波形を取
り、異常な動作波形を示しているものがないかどうかを
調べることにより原因追跡を行っていた。
【0005】
【発明が解決しようとする課題】上述した従来の方法で
は、異常波形を捕らえることは偶然にしかできないので
、小型システムで最近非常に多く使われるようになった
マイクロプロセッサを使ったシステムにおいてはプロセ
ッサの内部を調査することができず、暴走の原因を突き
止めることは非常に困難なことであった。
【0006】
【課題を解決するための手段】本発明のマイクロプロセ
ッサは、プログラムの実行範囲の上限を示す第1の境界
レジスタと、下限を示す第2の境界レジスタと、前記第
1,第2の境界レジスタの内容とプログラム実行アドレ
スを持つプログラムカウンタの値を比較する比較回路と
を備え、前記プログラムの実行途中に前記第1,第2の
境界レジスタで示された範囲を逸脱したとき外部にその
状態を示す信号を出力すると共に前記プログラムの実行
を中止し予め設定されている特別なプログラムに制御を
渡すことを特徴とする。
【0007】また、前記第1,第2の境界レジスタの示
す範囲を逸脱したとき、逸脱する直前の前記プログラム
カウンタの内容を待避するためのレジスタを有している
【0008】
【実施例】次に本発明について図面を参照して説明する
【0009】図1は本発明のマイクロプロセッサの第1
の実施例を示すブロック図である。同図においてマイク
ロプロセッサはマイクロプロセッサ内での演算実行など
に使われる複数のレジスタから構成されるレジスタファ
イル1と、演算を実行する演算回路2と、プログラムの
上限値を持つ上限境界レジスタ3と、プログラムの下限
値を持つ下限境界レジスタ4と、プログラムカウン5と
、プログラムカウンタ5の値と上限,下限境界レジスタ
3,4の値を比較する比較回路6と、プログラムの実行
順を制御するシーケンサ7と、プログラムが境界を越し
たことを外部に伝えるための端子8と、マイクロプロセ
ッサ内でデータを伝えるためのローカルデータバス11
とを備えている。
【0010】次に、本実施例のマイクロプロセッサを使
ってデバッグする時の手法について説明する。初期状態
において、上限境界レジスタ3にはシステム内のメモリ
の最大値が、また下限境界レジスタ4にはシステム内の
メモリの最小値が書き込まれている。また比較回路6は
プログラムカウンタ5の値との比較を実行しないように
設定されている。
【0011】実行を開始するとき、プログラムは最初に
自身の動作する範囲の上限を上限境界レジスタ3に、下
限を下限境界レジスタ4に書き込んだ後、比較回路6に
よる比較機能を開始するように設定する。この設定が実
施された後、比較回路6は常時プログラムカウンタ5と
上限,下限境界レジスタ3,4の内容とを比較する。プ
ログラムカウンタ5の値が境界レジスタの示す範囲を越
えたとき、比較回路6は端子8を通して外部に状況を知
らせると同時にシーケンサ7にこの状況を知らせた後、
比較回路6の機能を停止させる。シーケンサ7は境界を
越えたことが通知されたとき予め定められている特別な
値をプログラムカウンタ5に設定し、その後は特別なプ
ログラムの実行が開始される。
【0012】図2は本発明のマイクロプロセッサの第2
の実施例を示すブロック図である。同図において、第2
の実施例は第1の実施例のマイクロプロセッサにプログ
ラムカウンタ5の内容を常時複写して待避している待避
レジスタ12を付加したものである。
【0013】本実施例のマイクロプロセッサの動作は第
1の実施例のマイクロプロセッサと同じである。ただ、
本実施例においては、プログラムカウンタ5の値は上限
,下限境界レジスタ3,4に境界値が設定され、比較が
実行されると同時に待避レジスタ12に待避が開始され
る。また、プログラムカウンタ5の値が境界を越えたと
き待避が停止される。このため、待避レジスタ12の内
容には境界を越える直前の値が保持される。従って、境
界を越えたとき実行される特別なプログラムにより、こ
の待避レジスタ12の内容を調べれば、プログラムのど
の番地から暴走を始めたかを知ることができる。
【0014】
【発明の効果】以上説明したように本発明は、動作する
プログラムの範囲を示すレジスタを設け、このレジスタ
の内容とプログラムカウンタの内容を常時比較するよう
にし、プログラムの動作範囲が設定された範囲を越えた
とき外部からそれを知ることができるようにしたので、
プログラムの暴走を知ることができる。
【0015】また、この時のプログラムカウンタの値が
保持されているため、暴走を始めた番地を容易に知るこ
とができるので、ハードウェアとプログラムのデバッグ
が容易になるという効果がある。
【図面の簡単な説明】
【図1】本発明のマイクロプロセッサの第1の実施例を
示すブロック図である。
【図2】本発明のマイクロプロセッサの第2の実施例を
示すブロック図である。
【符号の説明】
1    レジスタファイル 2    演算回路 3    上限境界レジスタ 4    下限境界レジスタ 5    プログラムカウンタ 6    比較回路 7    シーケンサ 8    端子 11    ローカルデータバス 12    待避レジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】  プログラムの実行範囲の上限を示す第
    1の境界レジスタと、下限を示す第2の境界レジスタと
    、前記第1,第2の境界レジスタの内容とプログラム実
    行アドレスを持つプログラムカウンタの値を比較する比
    較回路とを備え、前記プログラムの実行途中に前記第1
    ,第2の境界レジスタで示された範囲を逸脱したとき外
    部にその状態を示す信号を出力すると共に前記プログラ
    ムの実行を中止し予め設定されている特別なプログラム
    に制御を渡すことを特徴とするマイクロプロセッサ。
  2. 【請求項2】  前記第1,第2の境界レジスタの示す
    範囲を逸脱したとき、逸脱する直前の前記プログラムカ
    ウンタの内容を待避するためのレジスタを有することを
    特徴とする請求項1記載のマイクロプロセッサ。
JP3022550A 1991-02-18 1991-02-18 マイクロプロセッサ Pending JPH04262426A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3022550A JPH04262426A (ja) 1991-02-18 1991-02-18 マイクロプロセッサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3022550A JPH04262426A (ja) 1991-02-18 1991-02-18 マイクロプロセッサ

Publications (1)

Publication Number Publication Date
JPH04262426A true JPH04262426A (ja) 1992-09-17

Family

ID=12085953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3022550A Pending JPH04262426A (ja) 1991-02-18 1991-02-18 マイクロプロセッサ

Country Status (1)

Country Link
JP (1) JPH04262426A (ja)

Similar Documents

Publication Publication Date Title
US5717851A (en) Breakpoint detection circuit in a data processor and method therefor
EP0638864B1 (en) Development support system for microcomputer with internal cache
US5257269A (en) Error controller for use in debugging microprocessor
JPH04262426A (ja) マイクロプロセッサ
JPH0581070A (ja) プログラマブルコントローラ、およびプログラマブルコントローラにおけるユーザプログラム実行方法
JPH02264340A (ja) マイクロプロセッサ
JPH10240571A (ja) アドレストレース回路
JPH074669Y2 (ja) 割込要求処理回路
JP2754899B2 (ja) デバック装置のリターンアドレス監視回路
JPH04145544A (ja) デバッグ装置
JPH04310138A (ja) データ伝送装置のデバッグ方法
JP2624798B2 (ja) 処理装置のデバッグ機構
JPS6034132B2 (ja) プログラマブル・コントロ−ラ
JPS59183443A (ja) デバツグ装置
JPH0830485A (ja) デバッグ装置
JPS63143636A (ja) ブレ−クポイント制御装置
JPH11167500A (ja) エミュレータ装置のイベント回路及びデバッグシステム
JPH01140348A (ja) プログラムトレース装置
JPH01207837A (ja) システム診断方式
JPH04330549A (ja) 制御装置
JPH02264339A (ja) 情報処理装置
JPS6091458A (ja) マイクロプロセツサのプログラムデバツグ装置
JPH05173830A (ja) 異常動作検出方法、及びエミュレータ
JPS62285144A (ja) プログラムデバツグ方式
JPH07281922A (ja) 計算機のcpu診断方法