JPH04262427A - 入出力処理装置 - Google Patents
入出力処理装置Info
- Publication number
- JPH04262427A JPH04262427A JP3044255A JP4425591A JPH04262427A JP H04262427 A JPH04262427 A JP H04262427A JP 3044255 A JP3044255 A JP 3044255A JP 4425591 A JP4425591 A JP 4425591A JP H04262427 A JPH04262427 A JP H04262427A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- control device
- controller
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、入出力処理装置の冗長
構成手段に利用する。特に、一重化と二重化との切替え
を行う入出力処理装置の冗長構成手段に関する。
構成手段に利用する。特に、一重化と二重化との切替え
を行う入出力処理装置の冗長構成手段に関する。
【０００２】
【従来の技術】従来の入出力処理装置では、図４に示す
ように冗長構成制御装置１が主制御装置２と主制御装置
３のいずれを使用するかを示す主制御装置制御信号１１
と、入出力制御装置４と入出力制御装置５とを一重化で
使うかまたは二重化で使うかを示す一重化二重化制御信
号７１と、二重化で使うときにどちらを使用するかを示
す入出力制御装置制御信号６１とを出力し、入出力処理
装置のすべての冗長構成の制御を行っていた。または図
５に示すように入出力装置８と入出力装置９とでそれぞ
れ独立に一重化または二重化および使用する入出力制御
装置の決定を行っていた。
ように冗長構成制御装置１が主制御装置２と主制御装置
３のいずれを使用するかを示す主制御装置制御信号１１
と、入出力制御装置４と入出力制御装置５とを一重化で
使うかまたは二重化で使うかを示す一重化二重化制御信
号７１と、二重化で使うときにどちらを使用するかを示
す入出力制御装置制御信号６１とを出力し、入出力処理
装置のすべての冗長構成の制御を行っていた。または図
５に示すように入出力装置８と入出力装置９とでそれぞ
れ独立に一重化または二重化および使用する入出力制御
装置の決定を行っていた。
【０００３】
【発明が解決しようとする課題】このように、図４に示
す従来例では、冗長構成の入出力処理装置の中で冗長構
成でない冗長構成制御装置の回路量が多く、信頼性が低
くおさえられていた。また、図５に示す従来例では、独
立に冗長構成の制御を行っているので冗長な回路が増え
て動作の不一致が起こる欠点があった。
す従来例では、冗長構成の入出力処理装置の中で冗長構
成でない冗長構成制御装置の回路量が多く、信頼性が低
くおさえられていた。また、図５に示す従来例では、独
立に冗長構成の制御を行っているので冗長な回路が増え
て動作の不一致が起こる欠点があった。
【０００４】本発明は、このような欠点を除去するもの
で、共通に使用される冗長構成制御装置の構成が簡単な
入出力処理装置を提供することを目的とする。
で、共通に使用される冗長構成制御装置の構成が簡単な
入出力処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は、第一主制御装
置と、この第一主制御装置に対して冗長構成の第二主制
御装置と、第一入出力制御装置と、この第一入出力制御
装置に対して冗長構成の第二入出力制御装置と、上記第
一入出力制御装置で制御される第一入出力装置と、上記
第一入出力制御装置または上記第二入出力制御装置のい
ずれか一方で制御される第二入出力装置とを備えた入出
力処理装置において、上記第一主制御装置または上記第
二主制御装置のいずれか一方を使用状態に設定する冗長
構成制御装置と、この冗長構成制御装置で設定された状
態を上記第一入出力制御装置、上記第二入出力制御装置
、上記第一入出力装置および上記第一入出力装置に通達
する第一回路手段とを備え、上記第一主制御装置および
上記第二主制御装置のそれぞれは、上記第二入出力装置
を上記第一入出力制御装置で制御できる状態に指定する
第一手段および上記第二入出力装置を制御する手段とし
て上記第一入出力制御装置または上記第二入出力制御装
置４のいずれか一方を指定する第二手段とを備え、上記
第一手段および第二手段の指定した状態を上記第一入出
力制御装置および上記第二入出力制御装置に通達する第
二回路手段と、上記第二手段の指定した状態を上記第一
入出力装置に通達する第三回路手段と、上記第一手段の
指定した状態を上記第二入出力装置に通達する第三回路
手段と、上記第二手段の指定した状態を上記第一入出力
装置を経由して上記第一入出力装置に通達する第四回路
手段とを備えたことを特徴とする。
置と、この第一主制御装置に対して冗長構成の第二主制
御装置と、第一入出力制御装置と、この第一入出力制御
装置に対して冗長構成の第二入出力制御装置と、上記第
一入出力制御装置で制御される第一入出力装置と、上記
第一入出力制御装置または上記第二入出力制御装置のい
ずれか一方で制御される第二入出力装置とを備えた入出
力処理装置において、上記第一主制御装置または上記第
二主制御装置のいずれか一方を使用状態に設定する冗長
構成制御装置と、この冗長構成制御装置で設定された状
態を上記第一入出力制御装置、上記第二入出力制御装置
、上記第一入出力装置および上記第一入出力装置に通達
する第一回路手段とを備え、上記第一主制御装置および
上記第二主制御装置のそれぞれは、上記第二入出力装置
を上記第一入出力制御装置で制御できる状態に指定する
第一手段および上記第二入出力装置を制御する手段とし
て上記第一入出力制御装置または上記第二入出力制御装
置４のいずれか一方を指定する第二手段とを備え、上記
第一手段および第二手段の指定した状態を上記第一入出
力制御装置および上記第二入出力制御装置に通達する第
二回路手段と、上記第二手段の指定した状態を上記第一
入出力装置に通達する第三回路手段と、上記第一手段の
指定した状態を上記第二入出力装置に通達する第三回路
手段と、上記第二手段の指定した状態を上記第一入出力
装置を経由して上記第一入出力装置に通達する第四回路
手段とを備えたことを特徴とする。
【０００６】
【作用】冗長構成制御装置で主制御装置の指定を行い、
入出力制御装置の指定および入出力装置の指定および指
定された入出力装置を制御する入出力制御装置の指定を
主制御装置で行う。これにより、共通に使われる冗長構
成制御装置の構成を簡素化して入出力処理装置の信頼性
を向上する。
入出力制御装置の指定および入出力装置の指定および指
定された入出力装置を制御する入出力制御装置の指定を
主制御装置で行う。これにより、共通に使われる冗長構
成制御装置の構成を簡素化して入出力処理装置の信頼性
を向上する。
【０００７】
【実施例】以下、本発明の一実施例について図面を参照
して説明する。図１はこの実施例のブロック図、図２は
図１に示す二重化入出力装置６の機能図、図３は図１に
示す一重化入出力回路７の機能図である。
して説明する。図１はこの実施例のブロック図、図２は
図１に示す二重化入出力装置６の機能図、図３は図１に
示す一重化入出力回路７の機能図である。
【０００８】この実施例は、図１に示すように、主制御
装置３と、この主制御装置３に対して冗長構成の主制御
装置２と、入出力制御装置５と、この入出力制御装置５
に対して冗長構成の入出力制御装置４と、入出力制御装
置４で制御される入出力装置７と、入出力制御装置５ま
たは入出力制御装置４のいずれか一方で制御される入出
力装置６とを備え、さらに、本発明の特徴とする手段と
して、主制御装置３または主制御装置２のいずれか一方
を使用状態に設定する冗長構成制御装置１と、この冗長
構成制御装置１で設定された状態を入出力制御装置５、
入出力制御装置４、入出力装置７および入出力装置６に
通達する第一回路手段とを備え、主制御装置３および主
制御装置４のそれぞれは、入出力装置６を入出力制御装
置５で制御できる状態に指定する第一手段および入出力
装置６を制御する手段として入出力制御装置５または入
出力制御装置４のいずれか一方を指定する第二手段とを
備え、上記第一手段および第二手段の指定した状態を入
出力制御装置５および入出力制御装置４に通達する第二
回路手段と、上記第二手段の指定した状態を入出力装置
７に通達する第三回路手段と、上記第一手段の指定した
状態を入出力装置６に通達する第三回路手段と、上記第
二手段の指定した状態を入出力装置７を経由して入出力
装置６に通達する第四回路手段とを備える。
装置３と、この主制御装置３に対して冗長構成の主制御
装置２と、入出力制御装置５と、この入出力制御装置５
に対して冗長構成の入出力制御装置４と、入出力制御装
置４で制御される入出力装置７と、入出力制御装置５ま
たは入出力制御装置４のいずれか一方で制御される入出
力装置６とを備え、さらに、本発明の特徴とする手段と
して、主制御装置３または主制御装置２のいずれか一方
を使用状態に設定する冗長構成制御装置１と、この冗長
構成制御装置１で設定された状態を入出力制御装置５、
入出力制御装置４、入出力装置７および入出力装置６に
通達する第一回路手段とを備え、主制御装置３および主
制御装置４のそれぞれは、入出力装置６を入出力制御装
置５で制御できる状態に指定する第一手段および入出力
装置６を制御する手段として入出力制御装置５または入
出力制御装置４のいずれか一方を指定する第二手段とを
備え、上記第一手段および第二手段の指定した状態を入
出力制御装置５および入出力制御装置４に通達する第二
回路手段と、上記第二手段の指定した状態を入出力装置
７に通達する第三回路手段と、上記第一手段の指定した
状態を入出力装置６に通達する第三回路手段と、上記第
二手段の指定した状態を入出力装置７を経由して入出力
装置６に通達する第四回路手段とを備える。
【０００９】次にこの実施例の動作を説明する。主制御
装置２を使用しかつ一重化で使用する場合は、冗長構成
制御装置１は主制御装置制御信号１１を用いて各装置に
主制御装置は主制御装置２であることを通知する。そし
て主制御装置２は各入出力制御装置４、５、二重化入出
力装置６および一重化入出力装置７に対して一重化二重
化制御信号２２を用いて一重化構成であることを通知し
、入出力制御装置４および入出力制御装置５とデータの
やりとりを行う。一重化入出力装置７は主制御装置制御
信号１１に応じて制御信号選択回路７２で一重化二重化
制御信号２２を選択し、一重化二重化制御信号７１によ
り二重化入出力装置６に一重化構成であることを通知し
、入出力制御装置接続回路７３を有効にし、入出力制御
装置５と接続してデータのやりとりを行う。二重化入出
力装置６は一重化二重化制御信号７１に応じて入出力制
御装置接続回路６３を有効にして入出力制御装置接続回
路６４を無効にし、入出力制御装置４と接続してデータ
のやりとり行う。また、このときに主制御装置２は入出
力制御装置制御信号２２で入出力制御装置４を選択し、
一重化入出力装置７がないときでも入出力制御装置４と
接続してデータのやりとりを行うことができる。
装置２を使用しかつ一重化で使用する場合は、冗長構成
制御装置１は主制御装置制御信号１１を用いて各装置に
主制御装置は主制御装置２であることを通知する。そし
て主制御装置２は各入出力制御装置４、５、二重化入出
力装置６および一重化入出力装置７に対して一重化二重
化制御信号２２を用いて一重化構成であることを通知し
、入出力制御装置４および入出力制御装置５とデータの
やりとりを行う。一重化入出力装置７は主制御装置制御
信号１１に応じて制御信号選択回路７２で一重化二重化
制御信号２２を選択し、一重化二重化制御信号７１によ
り二重化入出力装置６に一重化構成であることを通知し
、入出力制御装置接続回路７３を有効にし、入出力制御
装置５と接続してデータのやりとりを行う。二重化入出
力装置６は一重化二重化制御信号７１に応じて入出力制
御装置接続回路６３を有効にして入出力制御装置接続回
路６４を無効にし、入出力制御装置４と接続してデータ
のやりとり行う。また、このときに主制御装置２は入出
力制御装置制御信号２２で入出力制御装置４を選択し、
一重化入出力装置７がないときでも入出力制御装置４と
接続してデータのやりとりを行うことができる。
【００１０】次に、主制御装置３、二重化入出力制御装
置５の場合の構成について説明する。冗長構成制御装置
１は主制御装置制御信号１１を用いて各装置に主制御装
置３を使用することを通知する。主制御装置３は一重化
二重化制御信号３２を用いて二重化であことを通知し、
入出力制御装置制御信号３１を用いて入出力制御装置５
を使用することを通知し、入出力制御装置５とデータの
やりとりを行う。一重化入出力装置７は主制御部装置制
御信号１１に応じて制御信号選択回路７２で一重化二重
化制御信号３２を選択し、一重化二重化制御信号７１に
より二重化入出力装置６に二重化構成であることを通知
しまた入出力制御回路７３を無効にする。二重化入出力
装置６は主制御装置制御信号１１に応じて制御信号選択
回路６２で入出力制御装置制御信号３１を選択し、入出
力制御装置接続回路６３を無効としまた入出力制御装置
接続回路６４を有効とし、入出力制御装置５と接続して
データのやりとりを行う。
置５の場合の構成について説明する。冗長構成制御装置
１は主制御装置制御信号１１を用いて各装置に主制御装
置３を使用することを通知する。主制御装置３は一重化
二重化制御信号３２を用いて二重化であことを通知し、
入出力制御装置制御信号３１を用いて入出力制御装置５
を使用することを通知し、入出力制御装置５とデータの
やりとりを行う。一重化入出力装置７は主制御部装置制
御信号１１に応じて制御信号選択回路７２で一重化二重
化制御信号３２を選択し、一重化二重化制御信号７１に
より二重化入出力装置６に二重化構成であることを通知
しまた入出力制御回路７３を無効にする。二重化入出力
装置６は主制御装置制御信号１１に応じて制御信号選択
回路６２で入出力制御装置制御信号３１を選択し、入出
力制御装置接続回路６３を無効としまた入出力制御装置
接続回路６４を有効とし、入出力制御装置５と接続して
データのやりとりを行う。
【００１１】
【発明の効果】本発明は、以上説明したように、冗長構
成制御装置では主制御装置の冗長構成の制御のみ行って
いるので信頼性を高める効果がある。また、入出力制御
装置との接続は一重化二重化の決定を一つの入出力装置
で行っているので、入出力装置間の不一致が起こらない
効果がある。
成制御装置では主制御装置の冗長構成の制御のみ行って
いるので信頼性を高める効果がある。また、入出力制御
装置との接続は一重化二重化の決定を一つの入出力装置
で行っているので、入出力装置間の不一致が起こらない
効果がある。
【図１】 本発明実施例の構成を示すブロック構成図
。
。
【図２】 図１に示す二重化入出力装置の構成を示す
ブロック構成図。
ブロック構成図。
【図３】 図１に示す一重化入出力装置の構成を示す
ブロック構成図。
ブロック構成図。
【図４】 従来例の構成を示すブロック構成図。
【図５】 従来例の構成を示すブロック構成図。
１ 冗長構成制御装置
２、３ 主制御装置
４、５ 入出力制御装置
６ 二重化入出力装置
７ 一重化入出力装置
８、９ 入出力装置
Claims (1)
- 【請求項１】 第一主制御装置と、この第一主制御装
置に対して冗長構成の第二主制御装置と、第一入出力制
御装置と、この第一入出力制御装置に対して冗長構成の
第二入出力制御装置と、上記第一入出力制御装置で制御
される第一入出力装置と、上記第一入出力制御装置また
は上記第二入出力制御装置のいずれか一方で制御される
第二入出力装置とを備えた入出力処理装置において、上
記第一主制御装置または上記第二主制御装置のいずれか
一方を使用状態に設定する冗長構成制御装置と、この冗
長構成制御装置で設定された状態を上記第一入出力制御
装置、上記第二入出力制御装置、上記第一入出力装置お
よび上記第一入出力装置に通達する第一回路手段とを備
え、上記第一主制御装置および上記第二主制御装置のそ
れぞれは、上記第二入出力装置を上記第一入出力制御装
置で制御できる状態に指定する第一手段および上記第二
入出力装置を制御する手段として上記第一入出力制御装
置または上記第二入出力制御装置４のいずれか一方を指
定する第二手段とを備え、上記第一手段および第二手段
の指定した状態を上記第一入出力制御装置および上記第
二入出力制御装置に通達する第二回路手段と、上記第二
手段の指定した状態を上記第一入出力装置に通達する第
三回路手段と、上記第一手段の指定した状態を上記第二
入出力装置に通達する第三回路手段と、上記第二手段の
指定した状態を上記第一入出力装置を経由して上記第一
入出力装置に通達する第四回路手段とを備えたことを特
徴とする入出力処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3044255A JPH04262427A (ja) | 1991-02-15 | 1991-02-15 | 入出力処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3044255A JPH04262427A (ja) | 1991-02-15 | 1991-02-15 | 入出力処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04262427A true JPH04262427A (ja) | 1992-09-17 |
Family
ID=12686420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3044255A Pending JPH04262427A (ja) | 1991-02-15 | 1991-02-15 | 入出力処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04262427A (ja) |
-
1991
- 1991-02-15 JP JP3044255A patent/JPH04262427A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04262427A (ja) | 入出力処理装置 | |
| JPH0259934A (ja) | 二重化装置の他装置間接続切替制御方式 | |
| JPS62196702A (ja) | プログラマブルコントロ−ラの出力制御回路 | |
| JPS628832B2 (ja) | ||
| JPH0250737A (ja) | 二重化システム | |
| JP2564397B2 (ja) | 二重化システムのデータ出力装置 | |
| JPH0650001Y2 (ja) | 二重化デジタル制御装置 | |
| JPH04205103A (ja) | 二重化システム | |
| JPH02118738A (ja) | 二重化制御システムの異常レベルによる切換方式 | |
| KR100216354B1 (ko) | 통신시스템의 셀프 이중화 구현방법 및 시스템 | |
| JPH02135559A (ja) | 入出力装置切替制御方式 | |
| JP2948873B2 (ja) | バス制御方式 | |
| JP3405677B2 (ja) | システム制御装置の二重化機構 | |
| JPH0498538A (ja) | 冗長切換装置 | |
| JPS59160333A (ja) | ２重系伝送路切換装置 | |
| JPH04361456A (ja) | 二重化制御回路 | |
| JPS59200531A (ja) | 二重化切替方式 | |
| JPH04364510A (ja) | 電源供給方式 | |
| KR19980063455U (ko) | 파일롯 생성 블록의 이중화 장치 | |
| JPH01147761A (ja) | 情報処理システムの構成切替制御方式 | |
| JPH03122524A (ja) | パルス積算装置の二重化方法 | |
| JPS62282339A (ja) | 情報処理装置の二重化方式 | |
| JPS644221B2 (ja) | ||
| JPH05100703A (ja) | 制御装置 | |
| JPH0137781B2 (ja) |