JPH04264740A - ワイヤボンディング装置 - Google Patents

ワイヤボンディング装置

Info

Publication number
JPH04264740A
JPH04264740A JP3025916A JP2591691A JPH04264740A JP H04264740 A JPH04264740 A JP H04264740A JP 3025916 A JP3025916 A JP 3025916A JP 2591691 A JP2591691 A JP 2591691A JP H04264740 A JPH04264740 A JP H04264740A
Authority
JP
Japan
Prior art keywords
block
lead frame
dimple
wire bonding
heater
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3025916A
Other languages
English (en)
Inventor
Shoichi Aoki
青木 昭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP3025916A priority Critical patent/JPH04264740A/ja
Publication of JPH04264740A publication Critical patent/JPH04264740A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/5363Shapes of wire connectors the connected ends being wedge-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はワイヤボンディング装置
に関し、特にディンプル加工されたリードフレームを使
用するワイヤボンディング装置のヒータブロックに関す
る。
【0002】
【従来の技術】従来、ワイヤボンディングを行う場合、
ヒータブロックは、図3,図4に示す様にボンディング
するリードフレーム1にペレット2をダイボンディング
する際に使用する各種ハードソルダ3の流れ止めに設け
られたディンプル部4を逃がすために、凹状の掘り込み
を有する構造となっている。
【0003】
【発明が解決しようとする課題】このヒータブロック5
の凹状の掘り込み深さはリードフレーム1に施されたデ
ィンプル部4の寸法に対応すべく予め決められているが
このディンプル部4の寸法は、あるバラツキをもってい
る為、ダイボンディングされているペレット2にワイヤ
ボンディングを行う時のボンダビリティを考慮し、通常
はディンプル部4の寸法の最小値で作られている。
【0004】この為ディンプル寸法の最大値の物が流れ
て来た場合リードフレームが薄い場合等、ワイヤボンデ
ィングする時リードフレーム1をヒータブロック5に押
えつける為のクランパ6によりリードフレーム1のディ
ンプル部4に応力が加わりリードフレーム上にダイマウ
ントされているペレット2にクラック等が発生し不具合
となる事がある。
【0005】
【課題を解決するための手段】本発明は、ディンプル加
工されたリードフレームを乗せるヒータブロックと、前
記リードフレームを前記ヒータブロックに押しつけて固
定するクランパとを有するワイヤボンディング装置にお
て、前記ヒータブロックは前記リードフレームのディン
プル部に対応して設けられた貫通孔を有する第1ブロッ
クと、前記貫通孔内に前記第1ブロックと絶縁されて挿
入された第2ブロックとを有しているというものである
【0006】
【実施例】次に本発明について図面を参照して説明する
【0007】図1は、本発明の一実施例を示す平面図、
図2は図1のY−Y線断面図である。
【0008】ディンプル加工されているリードフレーム
1を使用して半導体を組立てる場合のワイヤボンダー用
のヒータブロックにおいて、リードフレームのディンプ
ル加工されている底面部が接触する第2ブロック5−2
と、ディンプル部以外のリードフレームが接触する第1
ブロック5−1が分離し、通常これらは電気的導通がな
く、しかもディンプル加工部の底面に接触する第2ブロ
ック5−2は、第1ブロック5−1に設けられた貫通孔
内をリードフレームに対し垂直方向に微動しもう一方の
第1ブロック5−1とディンプル底部を通し電気的導通
がとれるまで制御される。
【0009】ディンプル部4にペレット2をハードソル
ダ3によりダイボンディングされたリードフレーム1が
ワイヤボンディングする為にボンディングステージに送
られてくるとリードフレーム1を上と下からクランパ6
とヒータブロックが動いてきてしっかりリードフレーム
1を固定する。この時、ディンプル部4の下の第2ブロ
ック5−2は、まだリードフレーム1とは接触していな
いように予め相対位置が定められているものとする。第
1ブロック5−1と第2ブロック5−2には電気的な結
線9,10がされており通常は絶縁状態になっているが
、リードフレーム1をクランパ6とヒータブロックでし
っかり固定した後、制御部8により可動片5−2は上昇
し接触検知部7により電気的に導通を確認するとストッ
プし、これでワイヤボンディング可能な状態となる。
【0010】
【発明の効果】本発明のワイヤボンディング装置は、リ
ードフレームのディンプル部に対応する貫通孔を有する
第1ブロックと、前記貫通孔内に挿入され前記第1ブロ
ックと相対的に移動可能な第2ブロックとからなるヒー
タブロックを有しているので、半導体装置のボンディン
グ時にディンプル寸法のバラツキによりディンプル部に
不要な応力を与える事もなくなり、ペレットラック等の
不具合発生もなくなる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す平面図である。
【図2】図1のY−Y線断面図である。
【図3】従来例を示す平面図である。
【図4】図3のY−Y線断面図である。
【符号の説明】
1    ディンプル加工されたリードフレーム2  
  ペレット 3    ハードソルダ 4    ディンプル部 5    ヒータブロック 5−1    ヒータブロックの第1ブロック5−2 
   ヒータブロックの第2ブロック6    クラン
パ 7    接続検出部 8    制御部 9    結線 10    結線

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  ディンプル加工されたリードフレーム
    を乗せるヒータブロックと、前記リードフレームを前記
    ヒータブロックに押しつけて固定するクランパとを有す
    るワイヤボンディング装置におて、前記ヒータブロック
    は前記リードフレームのディンプル部に対応して設けら
    れた貫通孔を有する第1ブロックと、前記貫通孔内に前
    記第1ブロックと絶縁されて挿入された第2ブロックと
    を有していることを特徴とするワイヤボンディング装置
JP3025916A 1991-02-20 1991-02-20 ワイヤボンディング装置 Pending JPH04264740A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3025916A JPH04264740A (ja) 1991-02-20 1991-02-20 ワイヤボンディング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3025916A JPH04264740A (ja) 1991-02-20 1991-02-20 ワイヤボンディング装置

Publications (1)

Publication Number Publication Date
JPH04264740A true JPH04264740A (ja) 1992-09-21

Family

ID=12179105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3025916A Pending JPH04264740A (ja) 1991-02-20 1991-02-20 ワイヤボンディング装置

Country Status (1)

Country Link
JP (1) JPH04264740A (ja)

Similar Documents

Publication Publication Date Title
US5559054A (en) Method for ball bumping a semiconductor device
US20050092815A1 (en) Semiconductor device and wire bonding method
US6177730B1 (en) Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
JPH04264740A (ja) ワイヤボンディング装置
JPS60120543A (ja) 半導体装置およびそれに用いるリ−ドフレ−ム
JPH0256942A (ja) 半導体装置
JP3424184B2 (ja) 樹脂封止型半導体装置
JP2665061B2 (ja) ワイヤーボンディング方法
JP2002313834A (ja) ボンディングステージ、ワイヤボンダ及び回路基板実装体の実装方法
JPH05267385A (ja) ワイヤーボンディング装置
JP2500555B2 (ja) 半導体装置
JPH06333974A (ja) 集積回路のボンディングパッド構造
JP2532304B2 (ja) 半導体チップと、これが搭載される基板との間のワイヤボンディング構造
JP2943381B2 (ja) ボンディング方法
JPH05160316A (ja) 半導体素子
JP2007012642A (ja) ワイヤボンディング方法
JP3041318B2 (ja) 半導体装置のボンディング装置
JP2774635B2 (ja) フィルムキャリャ及び半導体装置
JPH10199913A (ja) ワイヤボンディング方法
JPH0590320A (ja) ボール式ワイヤーボンデイング方法
JP2003007773A (ja) ボンディングツールおよびボンディング方法
JP2002176125A (ja) 半導体装置および半導体素子の実装方法、並びに半導体素子の位置合わせ方法
JPH05299569A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置
JPS6376339A (ja) 半導体チツプの実装方法
JPH0828459B2 (ja) リードフレーム及び半導体装置