JPH04264743A - パッケージング - Google Patents

パッケージング

Info

Publication number
JPH04264743A
JPH04264743A JP3301338A JP30133891A JPH04264743A JP H04264743 A JPH04264743 A JP H04264743A JP 3301338 A JP3301338 A JP 3301338A JP 30133891 A JP30133891 A JP 30133891A JP H04264743 A JPH04264743 A JP H04264743A
Authority
JP
Japan
Prior art keywords
dielectric
conductor
electronic device
contact
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3301338A
Other languages
English (en)
Other versions
JPH0785486B2 (ja
Inventor
Mark Fielding Bregman
マーク・フイールデイング・ブレグマン
Raymond Robert Horton
レイモンド・ロバート・ホートン
Alphonso P Lanzetta
アルフオンソ・フイリツプ・ランゼツタ
Ismail C Noyan
イザメイル・セブデツト・ノーヤン
Michael J Palmer
ミカエル・ジヨン・パルマー
Ho-Ming Tong
ホ−ミン・トン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04264743A publication Critical patent/JPH04264743A/ja
Publication of JPH0785486B2 publication Critical patent/JPH0785486B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/077—Connecting of TAB connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/04—Manufacture or treatment of leadframes
    • H10W70/048—Mechanical treatments, e.g. punching, cutting, deforming or cold welding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/479—Leadframes on or in insulating or insulated package substrates, interposers, or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/701—Tape-automated bond [TAB] connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084—Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • Y10T29/49142—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal including metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49151—Assembling terminal to base by deforming or shaping
    • Y10T29/49153—Assembling terminal to base by deforming or shaping with shaping or forcing terminal into base aperture
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/532—Conductor
    • Y10T29/53209—Terminal or connector
    • Y10T29/53213—Assembled to wire-type conductor
    • Y10T29/53235—Means to fasten by deformation

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、回路接続が非常に近接
して設けられた接触位置と外部回路との間で行われる、
電子装置および半導体装置のパッケージングの分野に関
する。
【０００２】
【従来の技術】半導体装置のような部品を備えている電
子装置の回路密度は、外部回路とのインターフェイスと
なる半導体チップの表面上のパッドのような接触位置を
今や２列以上にしなければならず、更に大きな取り付け
面積内のでたらめな位置にすることがあるレベルにまで
なっている。そのため外側または外部の回路に接続しな
ければならない多数の非常に小さい且つ近接した接触位
置が生ずることになり、しかもこれらは取り付け区域の
縁に対して一様な位置にない。関連する大きさおよび生
産の量は、通常のマニュアル操作では対応できなくなっ
ている。構造の形状、材料、工程、および処理の条件は
、設計の制約内で可能な製作を行うこと、および装置お
よび回路パッケージの寿命を通じて信頼性があることの
双方に適合しなければならない。
【０００３】半導体技術では、半導体チップのパッドま
たは接触区域と外部回路との間の接続は、チップのパッ
ドまたは接触区域に結合されている内部リードを有する
開口を収容する半導体チップ内に突出する非常に密接し
て設けられた内部リード片持梁状部材および一層容易に
接続できる間隔に外側に広がっているアレイを有する絶
縁裏当て部材に載った導体のアレイを用いて行われる。 この種の導体アレイは当業者にはリードフレームとして
知られてきている。
【０００４】或る電子配線では、導体は、柔軟絶縁裏当
て材の、装置の縁に沿う位置に設けられた電子装置のパ
ッドまたは接続位置に、はんだリフローおよび熱圧縮結
合式接続により取り付けられている。
【０００５】一般に、この技術では、接触区域は、接触
する装置または回路の縁の近くの小さな領域に限定され
てきた。
【０００６】技術が進歩し続けるにつれて、リードのア
レイのような導体パターンが誘電体テープのフィラメン
トに設けられるというリードフレーム技術の形式が出現
した。この技術の一つの形式は柔軟テープ配線またはＦ
ＬＥＸテープとして知られている。高精度装置接触に関
する他の形式は、テープ自動化結合（ＴＡＢ）として知
られている。これにより半導体自動化パッケージングに
おいて多くの位置合わせの状況が容易になる。ＴＡＢ技
術では、導電接触部材は、テープフィラメント内にある
半導体チップの開口内に片持ビームリードとして突出し
ている。ＴＡＢ技術については、Ｖａｎ　Ｎｏｓｔｒａ
ｎｄ　から１９８９年に刊行された　Ｒ．Ｒ．　Ｔｕｍ
ｍａｌａ　および　Ｅ．Ｊ．　Ｒｙｍａｚｅｗｓｋｉ　
の編集になる「Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ　Ｐ
ａｃｋａｇｉｎｇ　Ｈａｎｄｂｏｏｋ」の４０９〜４３
１ページに述べられている。
【０００７】当技術の仕様は今や、複数列のパッドがチ
ップに使用されて特開昭５５ー１２７９１号に示されて
いるように間隔に関する制約を緩和すると共に、持続リ
ードの端を広げることにより特開昭５４ー１２４６７７
号に示されているように位置合わせの問題を緩和すると
いう範囲に到達している。
【０００８】
【発明が解決すべき課題】中心間隔が０．２５ｍｍ以下
のときリードの大きさが０．１２ｍｍ以下という電子パ
ッケージングにおいては、パッケージへの確実な結合接
触を高収率で達成することはますます困難になりつつあ
る。
【０００９】
【課題を解決するための手段】本発明は、誘電体テープ
の上面にある導体がすべて導体の端または取り付け部に
隣接して一様な距離にある誘電体テープにより支持され
、すべての取り付け部分は、誘電体テープの下面と同じ
レベルにあることを特徴とする、誘電体テープ高密度接
点技術を提供する。実施例での誘電体テープには縁から
更に遠い列のパッドに結合されている導体を支持する突
出部を有する縁を備えた中央接触用開口が設けられてい
る。他の設置実施例での誘電体テープには接触区域の接
触位置と一致する窓穴が設けられており、この構成によ
りチップの面上の間隔および導体を近接させることがで
きる。誘電体テープと一様に結合し、すべての接触部材
をチップ面上に静置させる製造方法を提供する。
【００１０】本発明では、互い違いの列で終端する接触
部分を有する導体が各々、誘電体テープにより、接触位
置に隣接する位置にまたは接触結合を行うべき位置に支
持され、導体の接触端の少なくとも一部は誘電体テープ
の下面のレベルにある。一実施例では、結合位置の列ま
で延びている部分を有する誘電体の縁に隣接して接触が
行われ、また他の実施例では、誘電体テープが接触位置
と一致する誘電体を貫く少しずつずらして設けられた開
口または窓を備えている誘電体テープ構成に本発明の接
触部分を使用することができる。
【００１１】
【実施例】図１および図２を参照すると、本発明の誘電
体支持導体端の接触部分または結合部分の別の実施例が
示されている。図１には、他の回路または装置の接続位
置に結合すべき導体端５から一様な隣接寸法４にある位
置３に誘電体２により支持されている導体１の概要図が
示されている。導体の端５は、その下面が線７で示すよ
うに誘電体２の下面と同じレベルであるように位置６で
曲げることにより形成される。図２の概要図では、導体
１は、球形状接触部８まで延び、その表面の一部は線７
で示したように誘電体２の下面のレベルに切している。 一様な隣接寸法４は、誘電体２の支持が球状接触が線７
に切する結合位置に終わっている位置３からのものであ
る。球８の形式の接触技術は、球８を精密寸法および結
合時の特定の工程条件の双方に関して特別に設計するこ
とにより当業界では良く開発されている。この技術の一
例は、１９８９年８月２５日出願の米国特許出願番号第
３９８、７９９号に見ることができる。
【００１２】本発明によれば、図１および図２に示すよ
うな導体取り付け部分の構造が、寸法が小さくなるにつ
れて、装置および導体の接触位置と位置合わせする能力
、およびますます狭くなりつつあるプロセス窓に電気的
に受容可能な確実な結合の歩留まりを得る能力について
改善を行う。プロセス窓は、関連する特定の動作に対し
て許容し得る温度の変動と持続時間である。導体取り付
けまたは結合の位置が高密度半導体集積回路における装
置パッドである場合には、関連するプロセス窓は非常に
狭い。
【００１３】本発明の導体取り付け端構造を利用すると
、すべての接点および誘電体は、同じレベルにあるので
、結合動作にあたりすべてのプロセス窓を利用すること
ができる。
【００１４】図１および図２に示す本発明の改良導体取
り付け部構造の長所は、図３に示す典型的な従来技術の
概要図と比較することによりわかる。図３では、従来技
術は導体１０および１１の幅が中心間距離が０．２５ｍ
ｍのとき約０．１２ｍｍである密度を取り扱っている。 結合位置は、図示してないが、２列以上に少しずつずら
して配列されているので、交互の導体は、その要素１０
が一つの例であるが、近い列の位置に接触し、その要素
１１が他の列であるが、誘電体１３の支持縁１２から更
に遠く離れた列の位置に接触することになる。図３の従
来技術の構造では、結合位置１５までの長い不支持距離
１４は、隣接する導体およびパッドと不必要な電気的接
触をなし、横方向の動きを生じて位置合わせの困難を大
きくし、結合時の精度を持つ誘電体１３の境界面の厚さ
１６により分離される。対照的に、図１および図２に示
す本発明の改良導体取り付け部構造では、隣接誘電体支
持を結合位置から一様な寸法４の範囲内にするという特
徴と、結合すべき導体端を誘電体の下面と一致するレベ
ルに配置するという特徴とを組み合わせることにより、
すべて、より密接する間隔が可能なように不必要な短絡
を回避し、確実な結合に必要な一様且つ極小の熱変動お
よび持続時間を得るように動作する。
【００１５】図４および図５を参照すると、本発明によ
り、自動化結合式リードフレーム構造の新しいテープが
示されており、これでは結合の列に隣接する誘電体の縁
に導体を図１の一様寸法４に支持する突出部が設けられ
ている。これにより、城郭状、銃眼状の、または千鳥配
置と言うことができる縁を持った新しいテープ構造が得
られる。図４では、千鳥配置の、城郭状の、または銃眼
状の縁を持つ誘電体２０の一部を、一つの縁２１を一つ
の列２２に対応させて示してあり、その一つの結合位置
またはパッドを要素２３として示してあり、他の縁２４
を第２の列２５に対応させ、その結合位置またはパッド
を要素２６として示してある。通常はテープ自動化結合
テープのようなリードフレーム導体パターン保持部材の
一部である誘電体２０は、各々それぞれ位置２９および
３０で、誘電体２０の下面と同じレベルで且つそれぞれ
の縁２１および２４から一様の距離にある位置取り付け
部分、それぞれ３１および３２まで曲げることにより形
成された導体２７および２８を備えている。したがって
、本発明の千鳥配置の縁を有する誘電体自動化結合テー
プを使用すれば、各導体の取り付け部分は、それらがど
の列にあるかに関係なく誘電体から一様の距離に支持さ
れ、すべてが誘電体の下面と同じレベルになる。
【００１６】図５に、図４の列２２および２５が２３お
よび２６と記した図解パッドを備えている概略上面図を
示す。図解導体２７および２８は、各々誘電体２０のそ
れぞれの縁２１および２４の上方で曲がっているので、
取り付け部分３１および３２は、誘電体２０により結合
からそれぞれのパッド２３および２６まで実質上一様な
距離に支持される。
【００１７】図示した構造は２列のパッドを備えており
、これらは通常は接触区域の縁にあるが、関連する原理
に照らして、パッドの位置については誘電体から更に遠
い突出部さえ一様取り付け距離以内に設けることができ
ることが明らかである。
【００１８】次に図６、および図７を参照すると、他の
形式のテープ自動化結合式リードフレームが記されてい
る。図６、および図７のテープ自動化結合リードフレー
ムの形式では、誘電体は取り付け区域を誘電体の個々の
窓に生ずるパッドまたは他の回路への取り付けで覆って
いる。この形式の構造は、導体の間隔が非常に近接して
いるような状況、多数の取り付け位置またはパッドで位
置決め許容差が累積する状況、および取り付け位置また
はパッドがチップまたは他の回路の縁から更に遠い距離
にある場合に非常に有利である。
【００１９】概要図である図６では、誘電体２０は、取
り付け区域の全面を覆っているが、テープ自動化結合の
場合には、テープ材料自身が誘電体になる。取り付け区
域の縁に近い列２２に対する導体２７、および取り付け
区域の縁から更に離れている列２５に対する導体２８は
、チップまたは他の回路３５のパッド２３および２６に
それぞれ、窓３３および３４を通して、導体２７および
２８を位置２９および３０で誘電体２０の縁の上方でそ
れぞれの窓３３および３４のところで曲げて形成するこ
とにより結合から一様な距離で支持して、結合されてい
る。誘電体２０は、導体２７および２８の横方向運動制
御の他に、導体が特定の取り付け窓と交差するとき要素
３５にある回路および接続から導体を絶縁し、要素３６
で示してあるように、導体が要素３５で示したような取
り付け区域を横切って更に延びることができるようにし
ている。導体のこの付加能力は、結合位置が、縁に設置
することができるよりも多い接点を必要とするためおよ
び設計後の技術変更のため或るチップ技術で生ずるよう
な取り付け区域の縁から遠く離れているチップ回路技術
および複雑な回路技術に非常に有用である。
【００２０】図７に間隔の図示を誘電体２０の上の導体
４０〜４８の密接して設けられたアレイの概略上面図の
形で示してあるが、各導体はそれぞれ窓５０〜５８を通
してチップ５９の取り付け区域にあるパッド６０〜６８
に結合されており、パッド６０〜６８の輪廓を誘電体２
０を通る点線で示してある。パッド６０ないし６４は、
チップ５９の取り付け区域の縁７０の近くで一つの列６
９を成し、パッド６５ないし６８は、縁７０から更に遠
くにある他の列７１を成している。取り付け結合７２〜
８０は図２の取り付け端実施例の球要素８を用いて作ら
れている。製造時、パッドの大きさ、列に沿う横方向位
置、および列と列との間の位置にはすべて公差があり、
同様に誘電体上の導体には、幅と位置との両方に交差が
ある。確実な製品製造可能性の限界は、公差の相互関係
により受容不可能な状況が発生するときに生ずる。図７
の図解では、列７１のパッド６５に進む導体４１は列６
９のパッド６１の輪廓に近づきすぎている。本発明によ
れば、しかし誘電体２０は、導体４０〜４８を垂直に絶
縁しているので、他の接触位置を通り過ぎる際、望まし
くない状態を生ずる累積公差の問題が緩和される。
【００２１】製造時には、各導体端を誘電体の下面と同
じレベルにまたはそれに切して確実に位置決めするため
に、導体を誘電体の上面から所要位置まで持って来る形
成動作が必要である。図１のような導体取り付け端の場
合には、位置６での曲げ動作が必要であり、図２のよう
な導体取り付け端の場合には、球８の大きさの変動によ
り取り付け端が誘電体の下面より上になることがあるの
で球８を誘電体の下面の線７に切するように導体１を曲
げる動作が望ましい。
【００２２】接点の密度が増大するにつれて、曲げ動作
を型の中で押すことにより行うことができるが、このよ
うな型は高価な品物になることは明かである。
【００２３】本発明によれば、テープ自動化結合導体取
り付け構造を誘電体の下面と同じレベルに形成する装置
が提供される。この装置を図８ないし図１１と関連して
示す。
【００２４】図８を参照すると、図４の場合のような誘
電体および導体の、１列の接触位置に沿う概略前面図が
示されている。導体９０はすべて誘電体９２の上面９１
より上に存在している。その三つに番号を付けてある開
口９４の間の、三つの番号が付けてある要素９３は、図
４の縁２４に対応する。その三つに番号を付けてある導
体９５は、図４の縁２１に対応する誘電体の縁を超えて
片持梁状に延びている。列を成す導体を誘電体９３の下
面のレベルにするために、導体９５は誘電体９３の縁を
超えて開口９４の中に、誘電体９３の下面のレベルにな
る点まで曲げられている。
【００２５】本発明によれば、これは、その一方が堅く
てテープの下面のレベルを確定し、他方がその表面に適
合するエラストマ製である１対のローラの間を導体を有
する誘電体を導体の存在するところまで、片持梁状導体
端を隣接する誘電体の縁の上方に堅いローラで確定され
た誘電体の下面のレベルの位置まで強制的に曲げながら
、通過させることにより行われる。
【００２６】図９を参照すると、堅いローラに９６の番
号が付けてあり、エラストマローラに９７の番号が付け
てある。エラストマローラの側にある導体９５を有する
誘電体９３は、ローラの間を通って片持梁状導体９５を
誘電体９３の部分の間にある開口９４の中に、誘電体の
下面にある場合でさえ位置９８に押込む。
【００２７】図１０に図９の圧延動作後の図８の構造の
概略前面図を示す。その三つに番号が付けてある片持梁
状導体９５は、その三つに番号を付けてある開口９４の
中に曲げられており、誘電体９２の下面のレベルに配置
されている。
【００２８】図１１に形成能力を有する本発明のテープ
自動化結合装置の概要図を示してある。導体取り付け端
１０１を窓１０２の中に片持梁状になっているように示
してあるＴＡＢテープ１００は、接触取り付け端すべて
をＴＡＢテープ１００の誘電体の下面のレベルまで曲げ
る堅いローラ１０６に対してテープ１００を押すエラス
トマローラ１０５を備えている形成ステーション１０４
を通る破線１０３として示してあるスプロケット駆動に
より動かされる。ＴＡＢテープ１００は、支持ベッド１
０７に沿って曲げステーション１０８まで続き、そこに
はチップまたは他の回路がサポート１０９の上に設置さ
れて、破線に沿って進行して同時にすべての接続結合を
形成するサーモード１１０を通して曲げ用熱が加えられ
る。テープとチップまたは他の回路との位置合わせは、
ＴＡＢテープ１００の穴１１３および１１４を通過する
ピン１１１および１１２を通して行われる。すべての取
り付け端をタレット式サポートのような誘電体の下面の
レベルにするＴＡＢテープ結合の原理から逸脱すること
なく多数の変形を採用することができることが明らかで
あろう。
【００２９】本発明の好適実施例は図６に示すようなも
のであって、誘電体２０は厚さ０．０５ｍｍのポリイミ
ドであり、導体はＡｕめっきした厚さ０．０３５ｍｍの
Ｃｕであり、結合は６３Ｓｎ３７Ｐｂと９７Ｓｎ３Ｐｂ
との間のはんだで行われている。寸法４は０．１ｍｍの
近くにある。エラストマローラは、０．２５４ｍｍの変
形可能な面を有する直径約６．３５ｍｍのものである。 対向ローラは同じ大きさであるがステンレス鋼製である
。
【００３０】
【発明の効果】本発明は、導体の端部が支持用誘電体か
ら一様の距離で誘電体の下面のレベルに取り付けられ、
誘電体は、接続位置にある少しずつずらして配列した縁
または窓が設置され、導体端は、誘電体の下面のレベル
に圧延される、電子基板に複数位置の導体を取り付ける
技術を提供することができる。
【図面の簡単な説明】
【図１】誘電体に支持された自動化結合可能な導体の取
り付け部の一実施例の概要図である。
【図２】誘電体に支持された自動化結合可能な導体の取
り付け部の他の実施例の概要図である。
【図３】少しずつずらして配列された従来技術の誘電体
支持自動化結合可能導体の概要図である。
【図４】縁の誘電体開口が少しずつずらして配列された
図１の取り付け部を利用する少しずつずらして配列され
た自動化結合可能導体取り付け構造の一実施例の概要図
である。
【図５】図４の実施例の概略上面図である。
【図６】各導体取付について誘電体に別々の窓を備えた
図２の取り付け部を利用する少しずつずらして配列され
た自動化結合可能導体取り付け構造の他の実施例の概要
図である。
【図７】非常に密接して設置されている導体およびパッ
ドの概略上面図である。
【図８】図４および図５の構造の導体と少しずつずらし
て配列された誘電体の縁との相対的位置を示す前面図で
ある。
【図９】誘電体の下面と一直線をなすようすべての導体
の取り付け部分を位置決めする圧延動作の概要図である
。
【図１０】図９の圧延動作により誘電体の下面と一直線
をなすよう形成してから導体の誘電体の縁との相対的位
置を示す前面図である。
【図１１】導体のすべての取り付け部分を誘電体の接触
面のレベルに位置決めする形成能力を有するテープ自動
化結合装置の概要図である。
【符号の説明】
１　　導体 ２　　誘電体 ４　　寸法 ５　　導体端 ８　　球 １０　　導体 １１　　導体 １２　　支持縁 １３　　誘電体 １４　　不支持距離 １５　　結合位置 ２０　　誘電体 ２３　　パッド ２６　　パッド ２７　　導体 ２８　　導体 ３３　　窓 ３４　　窓 ４０　　導体 ４１　　導体 ４２　　導体 ４３　　導体 ４４　　導体 ４５　　導体 ４６　　導体 ４７　　導体 ４８　　導体 ５０　　窓 ５１　　窓 ５２　　窓 ５３　　窓 ５４　　窓 ５５　　窓 ５６　　窓 ５７　　窓 ５８　　窓 ５９　　チップ ６０　　パッド ６１　　パッド ６２　　パッド ６３　　パッド ６４　　パッド ６５　　パッド ６６　　パッド ６７　　パッド ６８　　パッド ９０　　導体 ９２　　誘電体 ９３　　誘電体 ９４　　開口 ９５　　導体 ９６　　ローラ ９７　　エラストマローラ １００　　テープ １０１　　導体取り付け端 １０２　　窓 １０３　　破線 １０４　　ステーション １０５　　エラストマローラ １０６　　ローラ １０７　　支持ベッド １０８　　ステーション １０９　　サポート １１０　　サーモード １１１　　ピン １１２　　ピン １１３　　穴 １１４　　穴

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】　　接触されるべき位置の区域内において
    、複数の接触位置に二面支持誘電体キャリアの第１上面
    に配設される複数の導体を取り付ける接点を形成する電
    子装置であって、取り付けられるべき各導体の端は、前
    記誘電体キャリアから前記すべての接点の取り付け位置
    までの一様の距離の範囲内において前記導体の取り付け
    位置に隣接する位置に前記誘電体キャリアの一部により
    支持されており、取り付けられるべき前記各導体の端は
    、前記誘電体キャリアの第２下面のレベルにある前記導
    体の接点位置と接触する形状をなしていることを特徴と
    する電子装置。
  2. 【請求項２】　　取り付けられるべき前記導体の端は、
    前記隣接位置で前記誘電体キャリア上方で前記誘電体キ
    ャリアの前記第２下面のレベルにまで曲がっていること
    を特徴とする請求項１の電子装置。
  3. 【請求項３】　　取り付けられるべき前記導体の各端に
    は球状端が設けられており、該球状端は前記誘電体キャ
    リアから前記一様の距離にあり且つ前記誘電体キャリア
    の前記第２下面のレベルと接する大きさのものであるこ
    とを特徴とする請求項１の電子装置。
  4. 【請求項４】　　前記導体は、Ａｕめっきした厚さ０．
    ０３５ｍｍのＣｕであり、前記一様の距離は約０．１ｍ
    ｍであり、前記誘電体キャリアは、厚さ０．０５ｍｍの
    ポリイミドであることを特徴とする請求項２の電子装置
    。
  5. 【請求項５】　　前記導体は、Ａｕめっきした厚さ０．
    ０３５ｍｍのＣｕであり、前記一様の距離は、約０．１
    ｍｍであり、前記球は、前記導体から約０．０５ｍｍ突
    出しており、前記誘電体キャリアは、厚さ０．０５ｍｍ
    のポリイミドであることを特徴とする請求項３の電子装
    置。
  6. 【請求項６】　　取り付けられるべき前記導体に対して
    前記支持用誘電体は、前記各導体の特定の接触位置まで
    の一様距離内にある位置まで延びている部分を有する形
    状をなしていることを特徴とする請求項１の電子装置。
  7. 【請求項７】　　前記複数の接触位置は、半導体チップ
    の縁に沿って平行する２列をなして交互に設けられてい
    るパッドであり、前記支持用誘電体の形状は前記チップ
    から遠い方にある前記列の各パッドに対する延長部を備
    えていることを特徴とする請求項６の電子装置。
  8. 【請求項８】　　前記支持用誘電体は、各接触位置につ
    いて、窓穴を備えていることを特徴とする請求項１の電
    子装置。
  9. 【請求項９】　　前記支持用誘電体上の前記導体は、窓
    穴の中の接点以外に作用する分枝を備えていることを特
    徴とする請求項８の電子装置。
  10. 【請求項１０】　　分離された突起のある縁を備えてい
    る誘電体層と、前記誘電体層上にあって、その各々が各
    単独分離および各突起の上方に延びている複数の導電リ
    ードと、から構成されていることを特徴とする構造体。
  11. 【請求項１１】　　その中の複数の開口を有する誘電体
    層と、前記誘電体層上にあって、その各々が前記開口の
    少なくとも一つの中に片持梁状に突出している複数の導
    電リードと、から構成されていることを特徴とする構造
    体。
  12. 【請求項１２】　　基板の縁の上方に片持梁状に突出す
    る導体の端を形成する装置であって、その少なくとも一
    方がエラストマ表面を備えている第１および第２の押圧
    手段を備えており、前記第１のおよび前記第２の押圧手
    段は、前記基板がそれらの間に設置されたとき前記エラ
    ストマ表面が変形して前記端を押し、それに曲げを形成
    するように互いに対して押されるようになっていること
    を特徴とする装置。
  13. 【請求項１３】　　前記第１および第２の押圧手段はロ
    ーラであることを特徴とする請求項１２の装置。
  14. 【請求項１４】　　誘電体材料の自動化結合テープ上に
    局部パターンをなして配列された導体を結合する装置で
    あって、結合すべき各導体端は前記誘電体材料の縁を過
    ぎて片持梁状に突出しているものおいて、固体ローラお
    よびエラストマローラの圧縮対から成る第１の導体端形
    成ステーションを有し、該エラストマローラが前記導体
    に接触するように配置されている線形ワーク輸送ベッド
    と、支持部材上の前記局部パターンの一つに対する位置
    合わせ手段と、各接触位置に対する熱印加手段とを備え
    ている結合ステーションと、を直列に備えていることを
    特徴とする導体結合装置。
JP3301338A 1990-10-24 1991-10-22 パッケージング Expired - Lifetime JPH0785486B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/602,837 US5117275A (en) 1990-10-24 1990-10-24 Electronic substrate multiple location conductor attachment technology
US602837 1990-10-24

Publications (2)

Publication Number Publication Date
JPH04264743A true JPH04264743A (ja) 1992-09-21
JPH0785486B2 JPH0785486B2 (ja) 1995-09-13

Family

ID=24412994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3301338A Expired - Lifetime JPH0785486B2 (ja) 1990-10-24 1991-10-22 パッケージング

Country Status (3)

Country Link
US (2) US5117275A (ja)
EP (1) EP0482431A1 (ja)
JP (1) JPH0785486B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5148266A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US20010030370A1 (en) * 1990-09-24 2001-10-18 Khandros Igor Y. Microelectronic assembly having encapsulated wire bonding leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5679977A (en) * 1990-09-24 1997-10-21 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
JPH06104374A (ja) * 1991-01-04 1994-04-15 Internatl Business Mach Corp <Ibm> 電子回路パッケージ並びにその導体の成形加工装置及び成形加工方法
US5530287A (en) * 1994-09-14 1996-06-25 Unisys Corporation High density wire bond pattern for integratd circuit package
US5966592A (en) * 1995-11-21 1999-10-12 Tessera, Inc. Structure and method for making a compliant lead for a microelectronic device
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386534A (ja) * 1986-09-30 1988-04-16 Toshiba Corp フイルムキヤリアおよびその製造方法
JPS6481330A (en) * 1987-09-24 1989-03-27 Nec Corp Film carrier semiconductor device
JPH01319957A (ja) * 1988-06-21 1989-12-26 Nec Corp 集積回路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2888614A (en) * 1955-02-04 1959-05-26 Kelsey Hayes Co Electrical assemblies and apparatus for producing same
US3771711A (en) * 1971-08-20 1973-11-13 Western Electric Co Compliant bonding
US4087037A (en) * 1976-07-09 1978-05-02 Mcdonnell Douglas Corporation Method of and tools for producing superplastically formed and diffusion bonded structures
DE2741502C3 (de) * 1976-09-17 1981-09-17 Tokyo Denki Kagaku Kokyo K.K., Tokyo Vorrichtung zum Umbiegen der Anschlußdrähte eines elektronischen Bauelements und zum Festlegen desselben auf einem Trägerband
JPS5417666A (en) * 1977-07-08 1979-02-09 Nec Corp Lead frame
JPS54124677A (en) * 1978-03-20 1979-09-27 Nec Corp Semiconductor device
JPS5512791A (en) * 1978-07-14 1980-01-29 Nec Corp Semiconductor device
US4223203A (en) * 1978-09-22 1980-09-16 Xerox Corporation Conformable/non-conformable roll fuser
US4197445A (en) * 1978-09-27 1980-04-08 Xerox Corporation Roll fuser apparatus and system therefor
JPS5651851A (en) * 1979-10-05 1981-05-09 Hitachi Ltd Semiconductor device
CA1130996A (en) * 1980-02-14 1982-09-07 Franciscus J. A. Storimans Machine for forming the leads of electric components
JPS5842247A (ja) * 1981-09-07 1983-03-11 Toshiba Corp 半導体外囲器
US4435740A (en) * 1981-10-30 1984-03-06 International Business Machines Corporation Electric circuit packaging member
DE3213884A1 (de) * 1982-04-15 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anschlussvorrichtung fuer ein plattenfoermiges elektrisches geraet
JPS5925238A (ja) * 1982-08-03 1984-02-09 Toshiba Corp 半導体装置
JPS5981000A (ja) * 1982-10-30 1984-05-10 名商株式会社 リ−ド線のカツト及びフオ−ミング装置
JPS59107551A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd 半導体装置
JPS60249354A (ja) * 1984-05-25 1985-12-10 Hitachi Ltd リ−ドフレ−ム構造
JPS62188333A (ja) * 1986-02-14 1987-08-17 Nec Corp 集積回路装置
US4814855A (en) * 1986-04-29 1989-03-21 International Business Machines Corporation Balltape structure for tape automated bonding, multilayer packaging, universal chip interconnection and energy beam processes for manufacturing balltape
EP0260490A1 (en) * 1986-08-27 1988-03-23 Kabushiki Kaisha Toshiba Bonding sheet for electronic component and method of bonding electronic component using the same
JP2641869B2 (ja) * 1987-07-24 1997-08-20 三菱電機株式会社 半導体装置の製造方法
US4972253A (en) * 1988-06-27 1990-11-20 Digital Equipment Corporation Programmable ceramic high performance custom package
JPH0233959A (ja) * 1988-07-22 1990-02-05 Nec Kyushu Ltd 半導体装置用リードフレーム
JP2833759B2 (ja) * 1988-08-24 1998-12-09 富山日本電気株式会社 印刷配線板の製造方法
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US4912547A (en) * 1989-01-30 1990-03-27 International Business Machines Corporation Tape bonded semiconductor device
US4965702A (en) * 1989-06-19 1990-10-23 E. I. Du Pont De Nemours And Company Chip carrier package and method of manufacture
US5006917A (en) * 1989-08-25 1991-04-09 International Business Machines Corporation Thermocompression bonding in integrated circuit packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6386534A (ja) * 1986-09-30 1988-04-16 Toshiba Corp フイルムキヤリアおよびその製造方法
JPS6481330A (en) * 1987-09-24 1989-03-27 Nec Corp Film carrier semiconductor device
JPH01319957A (ja) * 1988-06-21 1989-12-26 Nec Corp 集積回路

Also Published As

Publication number Publication date
US5117275A (en) 1992-05-26
EP0482431A1 (en) 1992-04-29
US5322204A (en) 1994-06-21
JPH0785486B2 (ja) 1995-09-13

Similar Documents

Publication Publication Date Title
EP1353374B1 (en) Semiconductor chip assembly and method of making the same
US4763409A (en) Method of manufacturing semiconductor device
US5258330A (en) Semiconductor chip assemblies with fan-in leads
EP0683517B1 (en) Semiconductor device having semiconductor chip bonded to circuit board through bumps and process of mounting thereof
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
EP0527387B1 (en) Methods and apparatus for bonding bumps to leads of a TAB tape
KR980012316A (ko) 반도체 장치 및 그 제조 방법
JPH04226044A (ja) 集積回路の実装装置
JPH04264743A (ja) パッケージング
JPH08293529A (ja) 半導体装置およびその製造方法およびそれを用いた電子装置
US6192579B1 (en) Tape carrier and manufacturing method therefor
US5675884A (en) Apparatus for multilayer conductor chip packaging
US6844219B2 (en) Semiconductor device and lead frame therefor
US5233221A (en) Electronic substrate multiple location conductor attachment technology
US5229328A (en) Method for bonding dielectric mounted conductors to semiconductor chip contact pads
EP0416573B1 (en) Resin sealing type semiconductor device having outer leads designed for multi-functions
KR100276584B1 (ko) 테이프 비지에이 기판용 캐리어 프레임 및 그의 제작방법
JP2526796B2 (ja) テ―プキャリアパッケ―ジ
JPH04267535A (ja) フィルムキャリヤテープ
JP2002314025A (ja) 半導体装置の製造方法
JPH0878571A (ja) 半導体装置及びその製造方法
JPH0883798A (ja) バンプ電極形成方法及びバンプ電極形成用細条部材
JPH01258454A (ja) パツドグリツドアレイパツケージ
JPS6386534A (ja) フイルムキヤリアおよびその製造方法
JPH04297058A (ja) 半導体装置用コネクタ